AMD Milan-X: 64-Kern-Prozessoren mit 2,3 GByte Cache denkbar
Als Konter zu Intels kommenden Xeon-CPUs mit HBM-Stapelspeicher könnte AMD Epyc-Modelle mit gestapelten Cache-Dies anbieten.
(Bild: c't)
Unter dem Codenamen Milan-X entwickelt AMD derzeit angeblich Server-Prozessoren mit riesigen Caches. Zum Einsatz kommen demnach gestapelte SRAM-Bausteine, die AMD im Rahmen der Hardware-Messe Computex 2021 bereits für die Ryzen-5000-CPUs angekündigt hat – sogenannter 3D V-Cache.
Bei den Desktop-Prozessoren sieht AMD eine einzelne zusätzliche Speicherschicht pro Compute-Die vor, welche den Level-3-Cache von 32 auf 96 MByte vergrößert. Künftige 12- und 16-Kerner kommen so auf 192 MByte L3-Zwischenpuffer, was laut AMD die Spieleleistung um bis zu 15 Prozent anheben soll.
Bis zu 2,3 GByte L3-Cache
Im Falle von Server-CPUs könnte die Firma noch einen Schritt weitergehen: Anstelle einer einzelnen zusätzlichen Speicherschicht pro Compute-Die wären zwei oder vier aufeinandergestapelte Cache-Dies über den Compute-Chips denkbar. Die Webseite Hardwareluxx zeigt das Bild eines BIOS, bei dem eine Einstellungsoption genau diese Möglichkeit vorsieht. Bei 64-Kernern wären so zusätzliche 2 GByte an Cache möglich (8 × 4 × 64 MByte), was zusammen mit dem internen SRAM 2,3 GByte ergäbe.
Das Twitter-Mitglied "@momomo_us", das schon häufiger korrekte Leaks veröffentlichte, schreibt von einer Handvoll kommender Milan-X-Prozessoren, angefangen beim 24-Kerner Epyc 7473X bis hin zum 64-Kerner Epyc 7773X.
Die Herangehensweise erscheint nur logisch: Die Technik ist vorhanden und ermöglicht einen Konter zu Intels Xeon-Modellen der Baureihe Sapphire Rapids-SP, die es als Spezialausführungen auch mit HBM-Stapelspeicher geben wird – mutmaßlich bis zu 64 GByte HBM2e. AMDs Menge würde zwar nicht an die Konkurrenz heranreichen, aber eine deutliche Speicherbeschleunigung ermöglichen, bevor die neue Epyc-Generation Genoa mit Zen-4- und 5-Nanometer-Technik erscheint.
(mma)
