AMD kündigt verbessertes Energie-Management für Serverprozessoren an

Die im Verlauf des nächsten Halbjahres erwartete Generation von Opteron-Prozessoren soll Funktionen zur Steuerung der Leistungsaufnahme mitbringen, genannt Optimized Power Management (OPM). AMD nutzt die auf der Mobilprozessor-Stromspartechnik PowerNow! basierenden Cool-and-Quiet-Funktionen bereits bei den Desktop-PC-Prozessoren der Athlon-64-Familie. Durch eine Absenkung der Taktfrequenz und eine dadurch mögliche Verringerung der Kernspannung des Prozessors im unbelasteten Zustand wird eine deutliche Reduktion der Leerlauf-Leistungsaufnahme möglich. Bei optimalem Zusammenspiel von Mainboard, BIOS und Betriebssystem senkt Cool'n'Quiet nicht nur die Energiekosten, sondern die Rechner lassen sich auch leiser kühlen.

Bei den Opteron-Prozessoren war die Stromsparfunktion bisher nicht implementiert, weil diese nur für den Betrieb mit Registered DIMMs ausgelegt sind. Die PLL-Schaltung, die auf diesen Speichermodulen das Taktfrequenzsignal regeneriert, darf zur sicheren Synchronisation mit dem Frequenzsignal im Speicherbus (laut JEDEC-Spezifikation JESD82-1A) bis zu 100 Mikrosekunden benötigen -- das entspricht bei PC3200R/DDR400-Modulen (mit 200 MHz Taktfrequenz, also 5 Nanosekunden Taktzykluslänge) 20.000 Speicher-Taktzyklen. Weil nach jedem Umschalten der Prozessor-Taktfrequenz auch der in den Athlon-64- und Opteron-Prozessoren integrierte Memory Controller den Speicherbus neu synchronisieren muss, würde die bisherige Cool'n'Quiet-Funktion in Verbindung mit Registered DIMMs entweder relativ viel Rechenleistung schlucken oder nur wenig Leistungsersparnis bringen.

In kommenden Opteron-Prozessoren, also wahrscheinlich im Zuge der Umstellung dieser Typen auf 90-Nanometer-Fertigung, will AMD nun auch OPM anbieten. Wie und unter welchen Bedingungen das technisch funktioniert, hat AMD noch nicht erläutert. AMD-Cheftechniker Fred Weber erwähnte allerdings kürzlich (1 MByte große PDF-Datei) die Einführung von unterschiedlichen Spannungsebenen (Split Power Planes), sodass die eingebaute Northbridge (also der Memory Controller) unabhängig vom Prozessorkern arbeiten könne. Wenn OPM unterschiedliche CPU-Spannungsebenen voraussetzt, wäre es nur mit Mainboards nutzbar, die passende Spannungswandler besitzen -- einige Server-Mainboards in aktuellen Opteron-Servern namhafter Anbieter sind mit steckbaren Spannungswandlern (Voltage Regulator Modules, VRM) ausgestattet.

Auch Intel hat bei den Xeon-Serverprozessoren mit 90-Nanometer-Innenleben (Nocona) eine Leistungsaufnahmesteuerung eingebaut, die dort Demand-based Switching (DBS) heißt und eine Variante von Intels SpeedStep-Technik (Codename Geyserville) ist. Manche Dual-Xeon-Server erreichen damit im Leerlauf eine niedrigere Leistungsaufnahme als einige Dual-Opteron-Konfigurationen. Intel hebt DBS als großen Vorteil hervor (PDF-Dokument), verschweigt aber, dass Dual-Xeon-Server trotz DBS unter Volllast meist deutlich mehr elektrische Leistung in Abwärme verwandeln als vergleichbare Dual-Opteron-Systeme.

Einige andere Aspekte sind im Zusammenhang mit DBS und OPM ebenfalls interessant. Dazu gehört beispielsweise, dass in der JEDEC-Spezifikation für die PLL für Registered-DDR2-DIMMs (JESD 82-11) genau der kritische Parameter der Stabilisierungszeit von 100 auf maximal 6 Mikrosekunden verkürzt wurde. Außerdem hat vor allem IBM (etwa mit dem Superrechner Blue &Gene/L) eine Diskussion um die Energie-Effizienz von Hochleistungsrechnern losgetreten, und sowohl AMD als auch Intel bieten Sparausführungen von Serverprozessoren an (Opteron HE/EE, Low Voltage Xeon, Low Voltage Itanium 2) und Server-taugliche Ausführungen ihrer Mobilprozessoren (Athlon XP-M, Pentium M).

Und schließlich deutet einiges darauf hin, dass Verfahren zur auslastungsabhängigen Umschaltung der CPU-Leistungsaufnahme eine Schlüsseltechnik zum sinnvollen Einsatz der kommenden Doppelkernprozessoren sein könnten. So geht beispielsweise AMD davon aus, dass die Taktfrequenzen von Dualcore-Opterons um zwischen 600 und 1000 MHz niedriger liegen müssten als bei Einkernversionen. Nach inoffiziellen Informationen sollen auch die von Intel im zweiten Halbjahr 2005 geplanten Dualcore-Pentium-4-Typen (Codename Smithfield) niedrigere Taktfrequenzen erreichen als die heutigen Pentium-4-Topmodelle. Wenn die beiden Kerne solcher Prozessoren mit unterschiedlichen Taktfrequenzen und Kernspannungen arbeiten könnten, ließe sich ihr Leistungspotenzial möglicherweise besser nutzen -- jedenfalls hat Intel bei den Hyper-Threading-Prozessoren mit erweitertem C1-Sparmodus die Steuerung der Sparfunktion getrennt für beide logischen Prozessoren ausgeführt, wobei die Kernspannungsabsenkung aber bisher nur für die gesamte CPU gemeinsam erfolgen kann. (ciw)