Bit-Rauschen: Aufwind für die offene Prozessortechnik RISC-V
Nvidia profitiert weiter vom KI-Goldrausch, aber auch die RISC-V-Branche will ein Stück vom Kuchen. Intel feiert derweil die neue Fertigungstechnik Intel 3.
Nun ist es so weit: Nvidia ist das wertvollste Unternehmen der Welt, jedenfalls wenn man den Börsenwert betrachtet. Mit über 3,3 Billionen US-Dollar verweist Nvidia Microsoft, Apple, Google (Alphabet) und Amazon auf die Plätze. Die Aktie des Auftragsfertigers TSMC profitiert ebenfalls vom KI-Börsenrausch. Spitzenreiter in Europa ist die niederländische Firma ASML, die Lithografiemaschinen für die Chipfertigung entwickelt.
Auch bei Qualcomm steigt der Aktienkurs, während es bei AMD und vor allem Intel bergab geht. Anlass ist der gelungene Start der Windows-Notebooks mit dem ARM-Prozessor Snapdragon X. Mit dem Chip konnte Qualcomm einen Treffer landen – mehr dazu in den kommenden c’t-Ausgaben, die Kollegen testen schon fleißig.
(Bild: Semidynamics)
RISC-V strebt aufwärts
Sie sind da, obwohl man sie nicht sieht: Prozessorkerne mit der offenen Befehlssatzarchitektur (ISA) RISC-V. Im laufenden Jahr 2024 kommen laut den Marktforschern von Omdia mehr als 1,5 Milliarden Chips beziehungsweise SoCs mit RISC-V-Technik zum Einsatz. Dabei handelt es sich aber meistens um einfach gestrickte 32-Bit-Kernchen für eingebettete Mikrocontroller, etwa in SSD-Controllern von Phison, in WLAN-Chips von Mediatek oder in der ESP32-C-Serie von Espressif fürs Smart Home.
Auf dem RISC-V Europe Summit 2024 in München versammelten sich rund 700 Teilnehmer und es ergab sich ein Gespräch mit dem emeritierten Berkeley-Professor Krste Asanović, einem der Mitgründer von SiFive. Er erwartet erhebliches Wachstum bei 64-Bit-Prozessoren mit RISC-V-Kernen unter anderem für KI, aber auch für Server, Autos und Unterhaltungselektronik. Bei letzterer helfe die bessere Android-Unterstützung, speziell im chinesischen Markt. Die spanische Firma Semidynamics zeigte ihr innovatives Konzept für RISC-V-Kerne mit eingebauten KI-Rechenbeschleunigern. Die integrierten Matrixeinheiten können sofort auf Daten zugreifen, ohne dass diese erst aufwendig mit DMA-Zugriffen zwischen CPU-Kernen und RAM hin- und herkopiert werden müssen.
Intel-Fertigungstechnik
Die 144-Kern-CPU Xeon 6700E beziehungsweise deren Chiplets produziert Intel mit der hauseigenen Fertigungstechnik Intel 3. Die ist eng mit Intel 4 verwandt, liefert aber erheblich bessere Resultate, wie Intel stolz verkündet. Demnach sind bis zu 18 Prozent höhere Taktfrequenzen möglich oder mit einer High-Density-Entwurfsbibliothek eine wesentlich höhere Packungsdichte der Transistoren. Auf Intel 3 setzt die bisher verlustreiche Intel-Fertigungssparte große Hoffnungen, damit soll ein größerer Schwung externer Auftraggeber an Bord kommen. Man munkelt, auch Nvidia sei interessiert. Wie Intel-Chef Pat Gelsinger nicht müde wird zu wiederholen, soll das Geschäft dann mit der nach Intel 20A übernächsten Fertigungstechnik Intel 18A so richtig abheben.
Das dürfte auch eines der Verfahren werden, das in den Magdeburger Intel-Fabs 29.1 und 29.2 laufen wird. Ob die Ende 2027 schon arbeiten, ist derzeit unwahrscheinlich – es wird wohl frühestens 2028. Denn anscheinend dauert es lange, bis Brüssel alle Genehmigungen erteilt, und vorher kann Intel bestimmte Arbeiten nicht ausschreiben. Laut der Zeitung Volksstimme aus Magdeburg gibt es beispielsweise Verzögerungen bei der Abfuhr großer Mengen an fruchtbarem Mutterboden.
Auch die Fab für Siliziumkarbid-(SiC-)Leistungshalbleiter an der Saar von Wolfspeed und dem Automobilzulieferer ZF startet wohl zwei Jahre später als gedacht. Eigentlich wollte man schon 2023 mit dem Projekt loslegen, nun erst 2025. Ein großer US-Investor sieht das Projekt ohnehin kritisch, weil etwa auch Bosch, Infineon, STMicro, Onsemi und Vishay ihre SiC-Fertigungskapazitäten ausbauen, während jedoch ein wichtiger Markt dafür schwächelt, nämlich der für E-Autos.
Einzelstückfertigung
Einen neuen Ansatz zur Chipfertigung setzt das in Japan mit Milliardensubventionen geförderte Unternehmen Rapidus um. Es will Chips der 2-Nanometer-Klasse produzieren, wobei die Wafer viel schneller als bisher durch die vielen verschiedenen Fertigungsschritte laufen sollen – daher der Name Rapidus. Das soll gelingen, indem die Wafer einzeln durch die vielen Maschinen in der Fab sausen und nicht mehr wie bisher üblich in größeren Losen (Batches). Das Verfahren ist zunächst teurer, aber Rapidus hofft, im Produktionsprozess viel früher Messdaten auswerten zu können, um einzelne Fertigungsschritte zu optimieren. Dadurch soll die Ausbeute an guten Dies pro Wafer so rasch steigen, dass sich der Zusatzaufwand rechnet.
Zum Bit-Rauschen gibt es regelmäßig auch einen Podcast.
(ciw)
