Fall Processor Forum: ARM will Fehler vermeiden und dabei Strom sparen

Gemeinsam mit der Universität Michigan knobeln die ARM-Entwickler an neuen Design-Ansätzen für hochleistungsfähige, aber genügsame Schaltungen, berichtete ARMs Vizepräsident John Cornish in seinem Keynote-Vortrag am zweiten Tag des Fall Microprocessor Forum. Er verglich dabei bisher bevorzugte Stromspartechniken, wie stufenweises Abschalten von Elementen, Power-Gating oder die dynamische Spannungs- und Taktregelung sowie ihre typischen Resultate.

Traditionell konstruierten Chip-Entwickler für Worst-Case-Szenarien, bemerkte Cornish: Sie betrachteten Streuunterschiede in Herstellprozessen respektive Betriebsbedingungen und produzierten Schaltungen, die auch im für alle Faktoren ungünstigsten Fall funktionierten. "Dieser Extremfall ist jedoch am unwahrscheinlichsten. Sowohl bei Kosten wie im Energieverbrauch könnten wir gewaltig profitieren, wenn wir stattdessen Fehlerkorrekturen vorsehen würden." In der Funktechnik etwa seien fehlertolerante Protokolle seit Langem die Regel, um billige und sparsame Sender zu bauen.

Mit dem Projekt "Razor" versucht ARM gemeinsam mit den Universitätsforschern, mit ähnlichen Methoden vom Worst-Case-Design in der Halbleitertechnik wegzukommen. Timing-Fehler beispielsweise könnten in Systemen toleriert werden, wenn ihre Erkennung und Korrektur vorgesehen ist. Das Energiesparpotenzial für den Razor-Ansatz bezifferte Cornish auf bis zu 40 Prozent.

Auch die Fehlerkorrektur benötige dabei Ressourcen, gab Cornish zu bedenken. Der entscheidende Kniff sei daher, jenen Punkt zu erwischen, an dem Korrekturimplementierungen weit genug vom Worst-Case wegführen, ohne zuviel wertvolle Chipfläche einzunehmen.

Zum Fall Microprocessor Forum 2006 siehe auch:

• Soft-Prozessor für FPGAs
• 4-Wege-SuperH-Prozessor
• Power6 mit 5 GHz
• Energie sparen mit TeraOps-Chips
• Niagara, die Zweite
• SPARC64 VI und VII
• Details zu AMDs 4-Kern-Prozessor

(Erich Bonnert) / (thl)