Hot Chips: Power7 - IBMs nächster Server-Chip
Der Achtkernprozessor Power7 von IBM bekommt integrierten L3-Cache, ausgeführt als DRAM-Zellen.
- Benjamin Benz
Für die siebte Auflage des Power-Prozessors hat sich IBM viel vorgenommen und auf der Hot Chips Conference im kalifornischen Palo Alto einen groben Überblick gewährt: Der Prozessor soll acht statt wie bisher beim Power6 nur zwei Kerne enthalten. Der L3-Cache zieht mit aufs Die und residiert nicht mehr auf dem CPU-Modul. Dabei setzt IBM nicht wie AMD, Intel und Co. auf SRAM-Zellen, sondern auf embedded DRAM (eDRAM). Das spart sehr viele Transistoren, denn eine SRAM-Zelle braucht derer sechs, wohingegen eine DRAM-Zelle mit je einem Transistor und Kondensator auskommt.
Nicht ohne Augenzwinkern präsentierten die IBM-Entwickler daher nicht nur die Zahl von 1,2 Milliarden Transistoren, sondern auch ein Äquivalent von 2,7 Milliarden, wenn die 32 MByte L3-Cache als SRAM ausgeführt wären. Damit hätte IBM dann mal wieder das größte CPU-Die. So dürfte die "Krone" derzeit an den Nehalem EX von Intel gehen, der Power7 misst "nur" 567 mm².
Pro Kern führt Power7 wahlweise 1, 2 oder vier Threads simultan aus. Die L2-Caches schrumpfen auf 256 KByte; dafür halbiert sich im Vergleich zum Vorgänger ihre Latenz. Zwei Speicher-Controller sorgen für eine kontinuierliche Speichertransferrate von 100 GByte/s. Ein Multi-CPU-Modul mit vier Power7-CPUs schafft gar 400 GByte/s. Für bis zu 32 Sockel sieht IBM Links vor. Aber es soll auch CPUs mit vier oder sechs Kernen geben.
Bisher galt DRAM allerdings als wenig wünschenswert in CPUs, da die dafür nötigen "deep trenches" und darauf aufsetzenden Strukturen für den Kondensator der Zelle sich nicht so recht mit der Fertigung schneller Logik vertragen wollten. Dieses fertigungstechnische Problem hat IBM aber nun laut eigenen Angaben im Griff. Den in der Theorie erst einmal etwas höheren Latenzen von eDRAM gegenüber SRAM wirkt der geringe Flächenbedarf entgegen, denn die Distanz wirkt sich stärker aus als die Zelleigenschaften. Außerdem teilt IBM den Shared-Cache geschickt auf: Jeder Kern darf zwar auf alle Bereiche Zugreifen, muss für weiter entfernte aber höhere Latenzzeiten in Kauf nehmen. Daher landen seine Daten bevorzugt in einem nahegelegenen Bereich. Zudem darf er in diesem auch Kopien anderer Cache-Lines horten.
Hot Chips: IBMs nächster Server-Chip -- Power7 (5 Bilder)
![](https://heise.cloudimg.io/width/696/q50.png-lossy-50.webp-lossy-50.foil1/_www-heise-de_/imgs/71/4/0/5/1/7/6/power7-1.jpg-bcdbf32a9e1999c0.jpeg)
Im Labor laufen laut IBM schon rund 300 Power7-Systeme. Ihre elektrische Leistungsaufnahme soll der der Vorgänger entsprechen und es soll sogar CPU-Module geben, die auch in ältere Power6-Server passen. Taktfrequenzen und weitere Details wollte IBM noch nicht verraten. (bbe)