IBM kündigt 65-Nanometer-Prozess an

Der Zug zur nächsten Strukturverkleinerung -- von 90 auf 65 Nanometer Strukturbreite -- rollt weiter: Mit der IBM-Chipsparte stellt nun einer der weltweit führenden Auftragsfertiger (Foundry) seine 65-nm-Werkzeuge vor, die die eigentlichen Chip-Entwickler benötigen, um ihre Entwürfe in den Fabs von IBM oder beim Kooperationspartner Chartered fertigen zu lassen. IBM kündigt zwei Prozesstypen an, den besonders sparsamen Cu-65LP und den leistungsfähigeren Cu-65HP -- die grundsätzlichen Unterschiede zwischen diesen Prozesstechniken lassen sich am Beispiel prominenter Intel-Prozessoren zeigen: Während der 90-nm-Mobilprozessor Dothan besonders effizient und sparsam arbeitet, aber bisher kaum nennenswert über 2 GHz Taktfrequenz hinauskommt, erreichen die 90-nm-Prescott-Kerne locker die 3,8-GHz-Marke, schlucken aber dabei ein Mehrfaches an Energie.

Als besondere Stromspar-Features hebt IBM beim Cu-65LP-Prozess die Voltage Islands hervor: Auf demselben Die lassen sich Bereiche mit unterschiedlicher Spannungsversorgung definieren, die auch noch separat ein- und ausgeschaltet werden können. Dadurch sollen sich Leckströme stark verringern lassen. Dazu soll weiter beitragen, dass sich über Entwurfsbibliotheken mit mehren Transistor-Schaltspannungen (Threshold Voltages) die Eigenschaften des Chips zwischen Leistungsbedarf und Taktfrequenz fein abstimmen lassen. Dazu kommen noch neuartige statistische Werkzeuge, die auf eine verbesserte Fehlersuche im Entwicklungsprozess und insgesamt robustere Designs zielen. Darüber hinaus bietet IBM auch Strained Silicon als Feature an -- von den gemeinsam mit AMD entwickelten Dual Stress Liners ist aber nicht explizit die Rede.

Eine ähnliche Technik wie Voltage Islands hatte die taiwanische Foundry TSMC angekündigt, als sie vor wenigen Tagen ihre 65-nm-Werkzeuge vorstellte. In der nächsten Zeit ist mit weiteren Ankündigungen von 65-Nanometer-Prozessen anderer Auftragsfertigern wie UMC, Fujitsu oder NEC zu rechnen. (ciw)