Chip-Foundry betont Stromspar-Funktionen beim 65-Nanometer-Prozess
Der weltweit größte Halbleiterchip-Auftragshersteller TSMC führt seine 65-Nanometer-Prozesstechnik ein und betont dabei neuartige Stromspar-Funktionen.
Noch laufen keine Serienprodukte mit 65-nm-Strukturen durch die Fertigungslinien des Chip-Auftragsfertigers ("Foundry") TSMC, der wie sein Konkurrent UMC zu den größten taiwanischen Privatunternehmen gehört. Doch ab sofort stehen Chip-Entwicklern die nötigen Bibliotheken und Makros zur Verfügung, um Halbleiter-Bauelemente mit dermaßen feinen Strukturbreiten mit ihren Entwurfssystemen zu planen. Hersteller solcher Entwurfssysteme (etwa Cadence, Synopsys oder Mentor Graphics) haben die TSMC-Bibliotheken in ihre Software eingebaut, ein "Reference Flow 6.0" soll die reibungslose Umsetzung der Entwicklungen in funktionsfähige Silziumbauteile erleichtern.
Auffällig ist die starke Betonung von Stromspar-Techniken beim 65-nm-Prozess -- bekanntlich leiden viele 90-Nanometer-Bauteile unter sehr hohen Leckleistungen, die wiederum Probleme mit der Kühlung oder der Akkulaufzeit von damit bestückten Geräten nach sich ziehen. Auch der Chip-Weltmarktführer Intel, der bereits Ende 2005/Anfang 2006 erste 65-nm-Prozessoren in Großserie fertigen will, hat bei der Präsentation seiner 65-nm-Fertigungstechnik zahlreiche Stromspar-Möglichkeiten herausgestellt. Ob alles wie geplant und auch mit den erhofften Taktfrequenzen und der nötigen Ausbeute funktioniert, kann aber erst die Praxis zeigen. (ciw)
