IDF: Intel enthüllt Details des Pentium 4 (Update)
Als Hauptattraktion des Intel Developer Forum in San Jose gilt die Bekanntgabe von technischen Details des Pentium 4 (Willamette).
Am morgigen Dienstag startet in San Jose, Kalifornien, das IDF (Intel Developer Forum), zu dem Intel mehrere Tausend Entwickler und ein paar Journalisten einlädt. Als Hauptattraktion gilt die Bekanntgabe von technischen Details zum Pentium 4, Codename Willamette. Weiterhin will Intel neue Varianten des StrongArm-Prozessors vorstellen, der hauptsächlich für tragbare Geräte wie Mobiltelefone oder Palm-Computer gedacht ist. Auch zu den neuen Prozessoren Timna oder Itanium sowie Themen wie Beyond AGP4X oder dem Funkstandard Bluetooth finden Vorträge statt.
Einige Details zum Pentium 4 veröffentlichte Intel schon vorab. Er nutzt nicht mehr die 1995 eingeführte Mikroarchitektur des Pentium, sondern eine komplett neue Architektur, von Intel NetBurst genannt. Bisher war der L1-Cache in einen Daten- und einen Befehls-Cache aufgeteilt, beim Pentium je 16 KByte groß. NetBurst verzichtet auf einen x86-Code speichernden Befehlscache. Stattdessen übersetzt NetBurst den x86-Code erst in interne Microcodes (µOps) und speichert diese dann in einem Execution Trace Cache, der rund 12.000 dieser µOps fasst. Die Größe lässt sich allerdings mit den bisherigen 16 KByte Cache nur schwer vergleichen, da die x86-Befehle unterschiedlich viel Speicherplatz benötigen. Der L1-Datencache schrumpft auf 8 KByte, der On-Die-L2-Cache bleibt bei 256 KByte.
Weitere Verbesserungen sind die riesige, 20-stufige Hyper Pipeline oder die Double Pumped ALU, die in jedem halben Takt einen neuen Befehl nachschieben kann und die nun unter dem Namen Rapid Execution Engine an den Start geht. Die Sprungvorhersage wurde deutlich verbessert, was bei der langen Pipeline allerdings auch nötig war. So ist der Speicher für die Zieladressen (Branch Target Address Array) jetzt achtmal größer als beim Pentium III. Es gibt zwei bis dreimal größere Zwischenspeicher für Instruktionen, Load/Store und die mächtige SSE2-Einheit. Der Frontside-Bus läuft mit 100 MHz in einem QDR-Verfahren (Quad Data Rate), das pro Taktsignal vier Datensignale verträgt und so eine Bandbreite von 3,2 GByte/s erreicht. Intel nennt das einen 400 MHz quad pumped System Bus. Ein ähnliches Verfahren nutzt auch AGP-4X. Der bisherige FSB läuft mit 100 oder 133 MHz und erzielt Bandbreiten von 0,8 oder 1 GByte/s.
Obwohl als Nachfolger des Pentium III apostrophiert, wird der Pentium 4 in den bisherigen Mainboards nicht funktionieren. Er wird mit 42 Millionen Transistoren in einem 0,18-µm-Prozess hergestellt und soll mit Taktraten ab 1,5 Gigahertz noch dieses Jahr auf den Markt kommen. (jow)
