ISSCC: Was kommt nach CMOS?

"More than Moore" heißt das inoffizielle Motto der International Solid State Circuits Conference (ISSCC). Ab Mitte Februar geht es um Innovationen in den vier Dimensionen der IC-Welt: Prozesstechnologie, Bauelemente, Schaltungen und Systemarchitektur. Für das jährliche Schaulaufen der weltbesten Schaltungsentwickler in San Francisco hat der Veranstalter IEEE vor allem nach neuen Konzepten und Systembeispielen gesucht, die die Wechselwirkungen zwischen den vier Dimensionen der IC-Innovation vorantreiben.

Die Strukturverkleinerung der CMOS-Transistortechnik wird noch einige Jahre weitergehen. Effektiv könnten damit wohl Größenstrukturen von etwa 10 Nanometern erreicht werden, bei denen die Transistoren ihre bisherigen Eigenschaften beibehalten – die physikalischen Grenzen für die Halbleiter-Lithografie und die damit verbundenen Fertigungsverfahren sind jedoch erkennbar. Ohnehin sorgt die sprunghaft steigende Energiedichte auf den winzigen Chipflächen mit superschnellen Schaltelementen für gravierende Probleme.

Lösungsansätze mit Schaltstrukturen auf der Basis von Kohlenstoff-Nanoröhren (CNT, Carbon Nanotube Transistor) sind nicht neu – auf der kommenden ISSCC sollen jedoch bahnbrechende Grundlagenarbeiten präsentiert werden. Forscher aus IBMs Watson-Labor in Yorktown Heights beschreiben die erste Ring-Oszillatorschaltung, die ausschließlich aus kohlenstoffbasierten Nanoröhren-Transistoren mit jeweils einem Querschnitt von wenigen Nanometern aufgebaut ist. Anders als CMOS-Transistoren werden CNTs nicht auf ein Siliziumsubstrat aufgedruckt, sondern auf dem Substrat kultiviert. Die genaue Platzierung des Transistors und die Steuerung seines Verhaltens sind daher nicht einfach. Nur Teile des CNT verhalten sich überdies wie ein Transistor, andere wiederum wie leitende Metalle. Trotzdem gelang den IBM-Physikern um Jörg Appenzeller die Realisierung eines fünfstufigen Ring-Oszillators auf einem einzelnen Kohlenstoff-Nanoröhrchen.

Um trotz solcher Unsicherheiten im Verhalten des Basismaterials zuverlässige Schaltungen zu bauen, haben Wissenschaftler der kalifornischen Universitäten Stanford (Palo Alto) und USC (Los Angeles) gemeinsam Design-Verfahren für fehlertolerante Logikgatter erarbeitet. Da der Leitungsstatus eines CNT nicht genau determinierbar ist, sollen Logikgatter dabei aus einem Bündel von Carbon-Nanoröhren geformt werden, um die unterschiedlichen Leitungszustände der CNTs nutzen zu können. Diese spekulativen Logikschaltungen arbeiten nach Angaben der Forscher um bis zu 60 Prozent schneller als CMOS-Transistoren in 32-Nanometer-Technologie – dabei liege der statische Energieverbrauch rund 120-mal niedriger. Die Forscher präsentieren darüber hinaus eine Designtechnik, die auch bei ungenau platzierten Nanoröhren eine korrekte logische Operation garantiert.

IBMs Power-Abteilung will wenige Monate vor dem Verkaufsstart (Mitte 2007) einige lang erwartete Details über den Doppelkernprozessor Power6 verraten. Eine Taktfrequenz von bis zu 5 GHz hatten die IBM-Ingenieure bereits angedeutet – jetzt sollen es gar über 5 GHz werden. Die aus 700 Millionen Transistoren bestehende CPU wird in 65-nm-Struktur gefertigt und soll 341 mm² Fläche einnehmen. Den Stromverbrauch will IBM in "Energie-sensitiven Anwendungen" unter 100 Watt drücken.

Intel wiederum präsentiert einen 80-kernigen Teraflop-Chip, der auf dem vergangenen Developer-Forum schon einmal zur Sprache kam. Dabei handelt es sich um ein Array aus Gleitkommakernen und Paket-Routern mit einer maximalen Taktfrequenz von 4 GHz auf einem Chip von 275 Quadratmillimeter Größe. Die Spitzenleistung von 1 Teraflop soll der Baustein mit einem Energieaufwand von 98 Watt bei einer Spannung von 1 Volt erreichen. Einen 4-Kern-Prozessor für Embedded-Anwendungen beschreiben Hitachi und Renesas: Jeder Kern kann individuell dynamisch getaktet werden, bedarfsweise bis zum Stillstand – die Kohärenz des Daten-Cache bleibt dabei erhalten. Gemeinsam erreichen die Rechenwerke eine Integer-Leistung von über 4300 Mips, Gleitkommarechnungen das Quartett in einem Tempo von 16,8 GFlops.

Um die Zukunft des elektronischen Papiers kümmert sich der japanische Reifenhersteller Bridgestone. Gemeinsam mit der Universität Kyushu hat die Firma ein so genanntes Liquid Powder Display, einen besonders dünnen und leichten Bildschirm mit minimalem Energiebedarf, entwickelt. Dabei werden farbige Partikel eines Pulvers zwischen zwei Plastikfolien mittels eines elektrischen Felds umherbewegt. Ist ein Bild einmal auf dem Schirm erstellt, bleibt die Anzeige auch ohne Strom erhalten – eine Technik, die sich insbesondere für große Werbeflächen oder auch für elektronische Bücher eignen würde. Die Japaner haben nun einen extrem dünnen, biegsamen Treiberchip entwickelt, der den flexiblen Bildschirmen mehr Einsatzmöglichkeiten sichern soll.

Aber auch andere Themen beschäftigen die Entwickler auf der ISSCC: Sehr nahe am Ziel – einer Single-Chip-Lösung für ein GSM-Telefon – sind Entwickler von Infineon aus Duisburg und Sophia-Antipolis (Südfrankreich). Das Basisband-Funkmodul für GSM-Netze integriert alle erforderlichen Audio-, Speicher- und Energie-Management-Lösungen sowie Stromversorgungsschaltung für externe Komponenten auf dem gleichen Baustein. Lediglich Flash-Speicher, Verstärker und Peripherie erfordern externe Bausteine. Den uralten Traum vom 3D-Bildschirm hat so mancher Entwickler nicht aufgegeben. Realistischer 3D-Eindruck und Tiefendarstellung durch die Zusammenführung zweier Bildquellen am Schirm sind sehr rechenaufwendig. In bisherigen stereoskopischen Display-Lösungen sind die Bilder daher in der Regel vorgerendert. Ingenieure des koreanischen Forschungsinstituts KAIST präsentieren jetzt eine Kombination aus 3D-Display-Prozessor und Grafik-Rendering-Chip, die 3D-Bilder von Spielen und Bedienoberflächen in Echtzeit darstellen kann. Die Bildsynthese generiert 36 3D-Bilder pro Sekunde, während der Grafikprozessor 60 Frames pro Sekunde schafft. (Erich Bonnert) / (jk)