Intel hat die 32-Nanometer-Fertigungstechnik fertig entwickelt
Wie geplant soll 2009 die Serienfertigung von Prozessoren mit 32-nm-Strukturen anlaufen, wobei nun auch Intel auf Immersionslithografie mit 193-nm-Laserlicht setzt.
(Bild: Intel)
Demonstriert hatte Intel erste SRAM-Muster aus der 32-Nanometer-Fertigung bereits vor mehr als einem Jahr, nun hat das Unternehmen nach eigenen Angaben die Entwicklung der neuen Fertigungstechnik abgeschlossen und will – wie geplant – die Serienfertigung im kommenden Jahr hochfahren. Zu den ersten 32-nm-Prozessoren soll Westmere gehören, das ist der bis auf die kleineren Strukturen nur wenig veränderte Nachfolger des kürzlich mit 45-nm-Technik als Core i7 eingeführten Nehalem.
Anders als viele Konkurrenten belichtet Intel die 45-nm-Strukturen beim P1266-Fertigungsprozess, den Intel weltweit in vier Fabs implementiert hat, noch "trocken". Mit dem 32-nm-Prozess P1268 wechselt nun auch Intel auf Immersionslithografie, bei der zwischen dem Linsensystem des Belichters und dem Wafer eine Flüssigkeit eingebracht wird, um die numerische Apertur zu erhöhen.
Noch 2004 (PDF-Datei) hatte Intel geplant, die Masken bei der 32-nm-Chipgeneration mit EUV-Lithografie auf die Wafer zu projizieren; damals war die 193-nm-Technik mit den etablierten Argon-Fluorid-(ArF-)Laserlichtquellen als Backup betrachtet worden. Die 157-nm-Technik hatte Intel bereits 2003 verworfen. Mittlerweile geht man bei Intel anscheinend davon aus, 193-nm-Immersionslithografie auch für die (ab 2011 erwartete) 22-Nanometer-Fertigung zu verwenden (P1270). Ob EUV-Lithografie bei Intel dann 2013 mit der 16-nm-Fertigung oder erst 2015 mit der 11-nm-Fertigung kommt, scheint völlig offen. Seit ungefähr zehn Jahren forscht Intel gemeinsam mit der Uni Berkeley, dem Sandia National Laboratory und dem Lawrence Livermore National Laboratory an der EUV-Lithografie, in den letzten Jahren hat Intel darüber auffallend wenig berichtet.
Wie bei der 45-nm-Technik setzt Intel auch bei der 32-nm-Generation auf "HKMG", also eine "High-k"-Isolationsschicht (aus einer Hafniumverbindung) zwischen den Gate-Elektroden und den Kanälen der Chip-Transistoren, die eine besonders hohe Dielektrizitätszahl aufweist, sowie auf Gate-Elektroden aus einer speziellen Metalllegierung (Metal Gate). Zur Isolation der Kupfer-Verbindungspfade auf dem Chip von ihrer Umgebung kommen hingegen Low-k-Materialien zum Einsatz.
Mit dem P1268-Prozess will Intel – so wie das auch andere Chiphersteller mit jeder neuen Generation ihrer Fertigungstechnik tun – auch die Strain-Technik optimiert haben, die gezielte Verspannungen im Kristallgitter erzeugt, um die Beweglichkeit der Ladungsträger im Halbleiter zu steigern. HKMG und Strain-Verfahren tragen letztlich dazu bei, dass die einzelnen Transistoren entweder sparsamer arbeiten als ihre Vorgängergeneration oder höhere Taktfrequenzen erreichen.
Intel hat die Erfolge bei der Entwicklung der 32-nm-Fertigungstechnik jetzt veröffentlicht, weil in der kommenden Woche wieder das International Electron Devices Meeting (2008 IEDM) der IEEE/IEDM stattfindet. Dort will Intel sich auch kurz über Fortschritte bei der Entwicklung der 22-nm-Fertigungstechnik äußern. Auch IBM und die IBM Alliance wollen nächste Woche über ihre 22-nm-Fortschritte sprechen. (ciw)
