Intel stellt Packaging für 20-GHz-Prozessor vor
Eine neue Technik zum Verbinden von Prozessor-Die und -Gehäuse ermöglicht schnellere und komplexere Prozessoren.
Der Chiphersteller Intel hat die Packaging-Technik BBUL (Bumpless Build-Up Layer) vorgestellt, die etwa im Jahr 2006 marktreif sein soll und einen weitereren Schritt zum 20-GHz-Prozessor mit einer Milliarde Transistoren darstellt.
Mit Packaging bezeichnet man die Technik, die den Silizium-Kern (das Die) mit dem Träger (dem Gehäuse) des Prozessors verbindet. Bei aktuellen Prozessoren setzt Intel den Kern in einem Flip-Chip-Verfahren auf einen Kunststoffträger (FC-PGA, Flip-Chip Pin Grid Array). Dabei werden Die und Träger getrennt hergestellt und erst im letzten Arbeitsschritt mit rund 10 000 Kontakten miteinander verbunden. Im Träger stecken mehrere Lagen mit Kupferleitungen, die die Anschlüsse des Kerns mit den Prozessorbeinchen und einigen unter dem Prozessor liegenden Kondensatoren verbinden.
Bei BBUL ist das Die direkt in den Träger eingefügt. Dazu wird das fertige Die im ersten Schritt mit dem noch "leitungslosen" Trägermaterial verbunden. Die Schichten mit den Kuperleitungen werden erst in den nächsten Schritten aufgebracht. Die erste Schicht ist dabei direkt mit dem Die verbunden.
BBUL hat laut Intels Technical Advisor Koushik Banerjee mehrere Vorteile: Die Prozessoren werden flacher und leichter, sie sollen lediglich etwa ein Millimeter dick sein. Dadurch halbiere sich die Strecke zwischen dem Die und den Prozessor-Pins, was höhere Taktraten und niedrigere Kernspannungen ermögliche. Die glatte Oberfläche des Prozessors verbessere zudem die Hitzeabfuhr. Schließlich sei BBUL nicht auf ein Die pro Träger beschränkt, sodass Intel in einem Chip mehrere Prozessorkerne oder zusätzliche Komponenten wie Speicher, Chipsatz oder Grafikprozessor unterbringen könne.
Mit BBUL hat Intel mal wieder die physikalischen Grenzen bei der Minituarisierung eines Verfahrens mit dem Umschwenken auf eine neue Technik umgangen. Ähnlich optimistisch gab sich im Juli Dr. Gerald Marcyk, Direktor des ‘Component Research’, während der Vorstellung der für 2003 angepeilten 0,10-µm-Fertigung: Zu den kritischen Bereichen der Prozessorherstellung gehören demnach die Auflösung der Lithografie-Verfahren zum Belichten der Dies, die Verkleinerung der Transistoren, die Laufzeiten der Interconnects — und das Packaging. Bisher sei noch für jede an ihre Grenzen gelangende Technologie ein Ersatz gefunden worden.
Banerjee betonte, dass BBUL für Intel das fehlende Puzzleteile zum Bau des Milliarden-Transistor-Prozessors darstelle. Die EUV-Lithografie (extremes Ultraviolettlicht) ermögliche Strukturbreiten unterhalb 0,1 µm, Kupfer-Interconnects reichten bis etwa 25 GHz Kerntakt, 20- und 30-nm-Transistoren hatte Intel schon demonstiert. (jow)
