Intel präsentiert 30-Nanometer-Transistor

Die Intel-Forschungslabors haben einen CMOS-Transistor mit nur 30 Nanometer effektiver Gatelänge entwickelt. Er soll bei einer Betriebsspannung von unter 1 Volt Frequenzen bis zu 10 GHz erreichen. Die Dicke der isolierenden Gate-Oxidschicht beträgt nur noch drei Atomlagen.

Nach eigenen Angaben ist Intel damit der aktuellen Halbleiter-Prozesstechnik um zwei Generationen voraus. Zurzeit stellen die ersten Halbleiterfabs auf 130-nm-Prozesstechnik um, mit der sich effektive Gatelängen von etwa 100 nm, im Extremfall bis hinab zu 70 nm realisieren lassen. Intel rechnet damit, dass der für 30-nm-Gates notwendige 70-nm-Herstellungsprozess namens P1264 etwa im Jahre 2005 serienreif sein wird. Bis zu 400 Millionen der winzigen Transistoren sollen sich dann zu einem IC verschalten lassen. Sollte dies tatsächlich gelingen, bestätigte es die fortdauernde Gültigkeit des Mooreschen Gesetzes.

Intel verkündet weitere Details des nach eigenen Angaben weltweit kleinsten Transistor anlässlich der in San Francisco stattfindenden IEDM-Konferenz. Das französische LETI-Institut der Atomenergiebehörde CEA hat bereits im vergangenen Jahr einen Transistor mit 20 nm Gatelänge vorgestellt; Forscher aus Berkeley stellten ebenfalls vor einem Jahr eine FinFET-Technik mit Gatterlängen von 18 nm vor. Die zu Lucent gehörenden Bell Labs erreichten damals mit einem Vertikaltransistor, bei dem Source, Gate und Drain übereinander lagen, eine Gatelänge von 50 Nanometern. Auch IBM und Motorola können Erfolge mit besonders kleinen Transistoren vorweisen. (ciw)