Intel und Analog Devices präsentieren Stromspar-DSP
Vor fast zwei Jahren verkündeten Intel und Analog Devices ihre Zusammenarbeit bei digitalen Signalprozessoren: Nun wurde die erste Frucht ihrer gemeinsamen Anstrengungen der Öffentlichkeit präsentiert.
Fast zwei Jahre ist es her, dass Intel und Analog Devices verkündet haben, bei den digitalen Signalprozessoren (DSP) zusammenzuarbeiten: Nun wurde die erste Frucht ihrer gemeinsamen Anstrengungen der Öffentlichkeit präsentiert. Micro Signal Architecture (MSA) heißt das Kind, mit dem die Partner hinter dem DSP-Platzhirschen Texas Instruments die Nummer 2 im DSP-Marktsegment werden wollen.
MSA soll sich durch einfache Programmierbarkeit (in C/C++), hohe Performance und vor allem auch niedrigem Stromverbrauch auszeichnen, und sich so für den mobilen Einsatz in Batterie beriebenen Geräten (Handys, Organizer, Digital-Kameras, Game-Boy-artige Spiele) empfehlen. Dafür verwendet MSA als erster DSP-Chip eine dynamische Stromspartechnik namens Dynamic Power Management, die zur Laufzeit Spannung und Frequenz des Prozessors den Softwareanforderungen anpasst – ganz so wie es Transmetas LongRun für die Crusoe-Prozessoren verrichtet.
Besonderen Wert legen die Partner auch auf die C/C++-Programmierumgebung – mit der wohl meistverbreiteten Programmiersprache soll sich der Entwicklungsaufwand um Größenordungen gegenüber konkurrierenden Designs verringern. Spezielle Instruktionen für Multimedia-Applikationen, Handschrift- und Spracherkennung sollen dabei gut 10 Mal höhere Performance ermöglichen als bei anderen DSP-Lösungen.
Während die offizielle Mitteilung über die neue DSP-Technik ansonsten kaum Details zu MSA wiedergibt, enthält die Website des Jointventures ein paar mehr Informationen. Danach wird der erste Chip mit der Micro-Signal-Architektur mit zwei 40-bittigen Recheneinheiten (ALUs), zwei Multiply-ADD-Einheiten (MAC mit 16 × 16 Bit Multiplikation und 40 Bit Ergebnisspeicher) und einer Schiebe-Einheit aufwarten. Die L1-Daten- und -Instruktions-Caches lassen sich alternativ als schneller SRAM-Speicher verwenden. Der erste Chip (die Cachegrößen sind noch geheim) soll ferner mit 300 MHz an den Start gehen, geplant sind 1 GHz (mit 2000 MIPS).
Doch zunächst ist alles noch Papier: erstes Silizium des DSP-Kerns soll Anfang 2001 fertig sein und mit den Produkten ist erst in 12 Monaten zu rechnen. (as)
