zurück zum Artikel

Intels "Bloomfield" soll 2008 mit Hyper-Threading und Speichercontroller kommen

| Christof Windeck

Nach Spekulationen plant Intel für 2008 einen Quad-Core-Prozessor mit Hyper-Threading und integriertem DDR3-Speichercontroller.

Kentsfield, Yorkfield, Bloomfield: So lautet Intels halboffizielle Roadmap der Vierkern-Prozessoren für Desktop-Rechner. Während der Kentsfield als Core 2 Extreme QX6700 bereits erschienen ist, erwartet man den Yorkfield [1]-Kern als 45-Nanometer-Prozessor frühestens Ende nächsten Jahres, vielleicht auch erst 2008. Ob Yorkfield bereits eine neue (Nehalem-)Mikroarchitektur [2] enthält und ob er aus zwei zusammengefügten oder einem monolithischen Die [3] besteht, ist noch unklar. Möglicherweise erscheint zwischen Kentsfield und Yorkfield auch noch ein Ridgefield ...

Unterdessen spekuliert man bereits über Intels Pläne für einen Yorkfield-Nachfolger, der 2008 erscheinen dürfte und angeblich Bloomfield [4] heißen könnte. Er dürfte mehr als vier Kerne enthalten – aber sind dies alles physische und identische [5] x64 [6]-Kerne? Nach neuen Gerüchten könnte Intel für Bloomfield eine optimierte Variante der gerade erst mit den aussterbenden NetBurst-Kernen zu Grabe getragenen Hyper-Threading [7]-Technik verwenden. Simultaneous Multi-Threading (SMT) ist ja nicht nur bei Intel (und dort auch im Itanium) im Einsatz, sondern etwa auch bei Sun [8].

Wenn die Parallelverarbeitung pro CPU-Fassung weiter zunimmt, wird außer größeren Cache [9]s auch eine leistungsfähigere Anbindung an den Hauptspeicher nötig; in den Bloomfield, der angeblich in einem "Socket-B"-Gehäuse mit mehr als 1300 Kontakten stecken könnte, soll Intel deshalb einen (DDR3 [10]-)Speichercontroller integrieren wollen. Damit würde Intel dem Weg der AMD64 [11]-Technik folgen.

Als Verbindung zum Chipsatz [12] müsste Intel dann mit Bloomfield auch eine Alternative zum Frontsidebus [13] einführen; AMD setzt hier bekanntlich auf HyperTransport [14] (2008 wohl HyperTransport 3.0). Intel gibt längst zu, eine vorerst "CSI [15]" (möglicherweise Common Serial Interconnect oder Common System Interface) getaufte "Next-Generation-Interconnect"-Technik zu entwickeln; fraglich ist jedoch, ob sie außer in Multiprozessor-Maschinen (Tukwila [16]) auch im Desktop-PC-Bereich zum Einsatz kommen wird. Für Single-Socket-Maschinen wäre ja ein nicht-kohärentes Interface ausreichend. (ciw [17])


URL dieses Artikels:
https://www.heise.de/-120208

Links in diesem Artikel:
[1] https://www.heise.de/news/IDF-Ausbeute-und-Herstellungskosten-von-Core-2-166542.html
[2] https://www.heise.de/news/Otellini-Noch-mehr-neue-Intel-Mikroarchitekturen-120461.html
[3] http://www.heise.de/glossar/entry/Die-398061.html
[4] https://www.heise.de/news/Intel-Quad-Core-Prozessor-fuer-Desktop-PCs-ab-2007-154620.html
[5] http://www.heise.de/ct/06/21/018/default.shtml
[6] http://www.heise.de/glossar/entry/x64-397663.html
[7] http://www.heise.de/glossar/entry/Hyper-Threading-395985.html
[8] https://www.heise.de/news/Sun-arbeitet-an-naechster-Niagara-Generation-173812.html
[9] http://www.heise.de/glossar/entry/Cache-395216.html
[10] https://www.heise.de/news/Intel-will-etwa-in-einem-Jahr-DDR3-Speicher-erstmals-in-PCs-einsetzen-153153.html
[11] http://www.heise.de/glossar/entry/AMD64-399513.html
[12] http://www.heise.de/glossar/entry/Chipsatz-399501.html
[13] http://www.heise.de/glossar/entry/Frontsidebus-395514.html
[14] http://www.heise.de/glossar/entry/HyperTransport-395764.html
[15] http://www.heise.de/ct/06/21/018/
[16] https://www.heise.de/news/Intel-verschiebt-naechste-Itanium-Generation-Montecito-141083.html
[17] mailto:ciw@ct.de