NAND-Flashspeicher mit 32 Gigabit Kapazität
Mit einer optimierten Speicherzell-Architektur und 40-Nanometer-Fertigungstechnik will Samsung 32-Gigabit-Speicherchips herstellen.
Neuartige Charge-Trap-Flash-(CTF-)Speicherzellen und die kommende 40-Nanometer-Fertigungstechnik sollen NAND-Flash-Chips mit einer Speicherkapazität von 32 GBit, also 4 GByte, ermöglichen. Der NAND-Flash-Chip-Marktführer Samsung will daraus künftig beispielsweise Speicherkarten mit bis zu 64 GByte Kapazität bauen, Solid-State-Disks (SSD) könnten noch mehr Daten fassen. Über den Erscheinungstermin der neuen Bauteile schweigt sich Samsung leider noch aus; nach den bisherigen Erfahrungen mit Samsung-Ankündigungen ist aber sicherlich noch mit zwei Jahren Wartezeit zu rechnen: Gerade erst ist die Großserienfertigung von NAND-Flash-Chips mit den vor zwei Jahren angekündigten 60-nm-Strukturen angelaufen.
Den Charge-Trap-Flash-Zellen fehlt das bei Flash sonst übliche "Floating Gate", die Ladungsspeicherung erfolgt stattdessen in einer so genannten Ladungsfalle, die in der isolierenden Siliziumnitrid-(SiN-)Ebene des Chips liegt. Die CTF-Zellen sollen nicht nur robuster sein als die bisher von Samsung verwendeten, sondern auch besser mit der Strukturverkleinerung skalieren: Samsung geht davon aus, dass sie sich später auch in 30- und 20-Nanometer-Technik herstellen lassen. Eine Flashspeicherzelle mit Siliziumnitrid-Ladungsfalle und FinFET-Transistor hatte beispielsweise auch Infineon vor rund zwei Jahren vorgestellt.
Neu ist auch der Lagen-Aufbau der CTF-Zellen; Samsung setzt auf die so genannte TANOS-Struktur (Tantalnitrid/TaN-Siliziumoxid/O-Silizium/S), statt auf ONO (Oxide-Nitride-Oxide, genauer: Siliziumnitrid-Siliziumoxid-Siliziumnitrid) beziehungsweise SONOS ((Poly-)Silizium-Siliziumnitrid-Siliziumoxid-Siliziumnitrid-Silizium). (ciw)
