Neue Prozessoren vor Beginn des Embedded Forums
Zum diesjährigen Embedded Forum in San José konnten sich ARM und IBM nicht zurückhalten und stellten noch vor der offiziellen Eröffnung ihre neue Prozessoren vor.
Noch vor der offiziellen Eröffnung des diesjährigen Embedded Forum in San José stellten ARM und IBM ihre neue Prozessoren vor. Das britische Prozessorhaus hat die ARM11-Mikroarchitektur fertig gestellt, die erste Implementierung der vor einem halben Jahr auf dem Microprocessor Forum vorgestellten ARM V6 Instruction Set Architecture (mit SIMD). Mit seiner voraussichtlichen Performance von 400 bis 1200 MIPS und seinem Stromverbrauch von 0,4 mW/MHz (im 0,13 µm-Prozess bis 500+ MHz) wird der ARM 11 als konkurrenzfähige Antwort auf Intels-Xscale Prozessor angesehen.
Zwar beruht auch Intels XScale im Kern auf dem ARM Instruction Set (derzeit noch Version 5), doch ARM war aufgerufen, auch den anderen 90 Lizenznehmern ein etwa gleichwertiges Design zur Verfügung zu stellen. ARM erwartet, dass der Prozessor im 0,1-µm-Prozess gefertigt bis zu 1200 MHz Takt erreicht.
IBM bringt mit dem 440GX ein vergleichsweise kleines Upgrade zum PowerPC 440GP. Der GX-Kern soll nun mit 466 bis 600 MHz aufwarten, entscheidend sind aber die Erweiterungen, die mit dem Kern integriert sind, darunter eine "TCP/IP Acceleration Engine". Der GX kann je nach Konfiguration vier 10/100-MBit/s- oder zwei GigaBit/s-Netzwerkverbindungen betreiben. Mehr dazu will IBM auf dem Forum am Dienstag bekannt geben.
Dann will auch Intrinsity mehr Details zu ihrem 2-GHz-Prozessor auf Basis der MIPS-Architektur verraten, NEC das System-on-a-Chip VR7701 und MIPS Neuerungen für die MIPS32-Familie vorstellen. Speziell für Imaging- und Video stehen Prozessoren von Systemonic, Toshiba, MediaQ und Tensilia auf dem Programm.
Der Mittwoch ist für Netzwerkprozessoren und DSPs vorgesehen: neben solchen von Motorola, STMicroelectronics oder NEC steht auf dem Konferenzplan auch der "Internet Access Processor" von Ubicom oder der IPP-Packet-Processor von Silicon Access Technologies, der mit 32 Cores auf einem Chips für die Verarbeitung von 20-GigaBit/s-Paketen vorgesehen ist. (as)
