Neue Transistoren von IBM

IBM hat nach US-Medienberichten eine Methode entwickelt, um die Performance von Chips um rund 40 Prozent zu erhöhen. Mit dem neuen Verfahren kann IBM angeblich die Vorteile von SOI und Strained Silicon auf einem Wafer vereinigen, um so die Schaltgeschwindigkeit von Transistoren um 20 bis 30 Prozent zu erhöhen. Details zu dem Verfahren will der Konzern im Dezember auf dem International Electron Devices Meeting vorstellen.

Bei SOI (Silicon On Insulator) wird eine dünne Oxid-Schicht als Isolator unterhalb des eigentlichen Transistors eingeschoben, um die Leckströme zu reduzieren. Bei Partially Depleted SOI (PD-SOI) verbleibt zwischen den Source- und Drain-Elektroden noch eine dünne Schicht Silizium. AMD hatte im April eine verfeinerte SOI-Technik angekündigt, mit der man herkömmliche PMOS-Transistoren (P-Kanal Metall-Oxid) um bis zu 30 Prozent beschleunigen kann.

"Gestrecktes Silizium" hatte IBM 2001 vorgestellt: Mit einer Silizium-Germanium-Schicht lässt sich die Schaltgeschwindigkeit von FETs ebenfalls erhöhen. Zwischen der Silizium-Germanium-Schicht und dem Gate-Oxid befindet sich eine dünne Silizium-Schicht. Weil das Kristallgitter von Silizium-Germanium größere Gitterabstände als das von Silizium besitzt, wird diese Silizium-Schicht "gestreckt" -- auch in dieser Schicht wird das Kristallgitter aufgeweitet. Weil die Ladungsträger in diesem aufgeweiteten Gitter weniger oft gestreut werden, ist ihre Beweglichkeit in dieser Schicht bis zu 70 Prozent größer als in "gewöhnlichem" Silizium. (wst)