Nvidias Speicherzukunft: 20 gestapelte DRAM-Chips auf einer GPU

Die Speicherhersteller Samsung, SK Hynix und Micron wollen noch mehr DRAM-Chips übereinander stapeln. Mit der fünften Generation des Stapel-DRAMs High-Bandwidth Memory (HBM5) soll eine Version mit mindestens 20 Speicherlagen erscheinen. Das berichtet der auf Speicher spezialisierte Marktbeobachter Trendforce.

Aktuelle HBM3e-Bausteine verwenden acht 24-Gigabit-Dies – sie kommen so auf eine Gesamtkapazität von 24 Gigabyte. 12-fach gestapelte HBM3e-Bausteine, 12-Hi genannt, mit 36 Gigabyte sind angekündigt. Eine 20-Hi-Variante käme bei gleicher Kapazität pro Die auf 60 Gigabyte – Letztere dürfte für noch höhere Speichermengen allerdings parallel steigen.

Bis zur Marktreife vergehen allerdings noch einige Jahre. Trendforce schätzt, dass Nvidia HBM5 mit der überübernächsten Generation einsetzen will. Dann nicht mehr neben der GPU und per Silizium-Interposer verbunden, sondern direkt auf der GPU angebracht.

Blackwell (B100 und B200) verwenden noch HBM3e. Für 2026 hat Nvidia Rubin mit acht HBM4-Stacks angekündigt; 2027 kommt die verbesserte Version Rubin Ultra mit 12 Stapeln. 2028 wäre der Rubin-Nachfolger mit HBM4e dran und frühestens 2029 dann der Nachnachfolger mit HBM5.

Hybrid-Bonding statt Lotkugeln

Bis dahin müssen die Hersteller Fertigungsprobleme angehen. Bisher nutzen sie noch Lotkugeln, sogenannte Micro-Bumps, zwischen den DRAM-Lagen. Samsung und Micron setzen auf Thermal Compression Non-Conductive Film (TC-NCF) zur Stabilisierung: Sie bringen einen Film auf die einzelnen Chips auf, der durch Hitze und Druck schmilzt und so die Lagen miteinander verklebt.

SK Hynix setzt auf sogenannten Mass Reflow-Molded Underfill (MR-MUF), um die Wärmeabfuhr zu verbessern. Der Hersteller beschreibt das so: "Mass Reflow ist eine Technik, bei der die Chips durch Schmelzen der Bumps zwischen den gestapelten Chips miteinander verbunden werden. Molded Underfill füllt die Lücken zwischen den gestapelten Chips mit einem Schutzmaterial, um die Haltbarkeit und Wärmeableitung zu erhöhen. Durch die Kombination von Rückfluss- und Gussverfahren werden bei MR-MUF Halbleiterchips an Schaltkreisen befestigt und der Raum zwischen den Chips und die Bump-Lücken mit flüssiger Epoxidharz-Formmasse (Epoxy Molding Compound, EMC) aufgefüllt."

Mit noch höheren Kapazitäten und Taktfrequenzen steigt allerdings die Wärmeentwicklung der Bausteine. Zudem müssen die Hersteller Platz sparen, um die 20 Speicherlagen in einen Baustein zu pressen.

Die Lösung soll Hybrid-Bonding heißen, das AMD bisher bei seinen Ryzen-X3D-Prozessoren mit Stapel-Cache einsetzt. Alle DRAM-Lagen werden dann derart plan geschliffen, dass sie ohne Lötstellen (Bumps) aufeinandergelegt aneinanderhaften. Dafür müssen die Hersteller ihre Packaging-Anlagen umrüsten. Samsung will die Technik vermutlich auch bei NAND-Flash-Speicher für SSDs verwenden.

16-fach gestapelte HBM4- und HBM4e-Stapel (16-Hi) könnten ebenfalls schon mit Hybrid-Bonding erscheinen, falls die Hersteller vorab Erfahrung mit der Technik sammeln wollen. Technisch notwendig wäre es da offenbar aber noch nicht.

Empfohlener redaktioneller Inhalt

Mit Ihrer Zustimmung wird hier ein externer Preisvergleich (heise Preisvergleich) geladen.

Preisvergleiche immer laden Preisvergleich jetzt laden

Ich bin damit einverstanden, dass mir externe Inhalte angezeigt werden. Damit können personenbezogene Daten an Drittplattformen (heise Preisvergleich) übermittelt werden. Mehr dazu in unserer Datenschutzerklärung.

(mma)