Texas Instruments plant DSPs mit 3 Millionen MIPS
Dutzende von DSP-Cores mit jeweils 500 Millionen Transistoren will TI auf einen Chip bringen.
Während IBM sich mit Supercomputer-Projekten anschickt, das Mooresche Gesetz bezüglich der Komplexität und Performance von Prozessoren mit Hilfe massiv paralleler Strukturen zu "sprengen", plant Texas Instruments (TI) Ähnliches im Bereich der Digitalen Signalprozessoren (DSP).
Bereits im Jahre 2005 will TI in 0,075-µm-Technologie mit Kupfer-Interconnects und Silicon On Insulator (SOI) etwa acht DSP-Kerne mit jeweils 100 Millionen Transistoren auf einen Chip vereinen, was die Systemleistung gegenüber heute etwa auf 200 GIPS (Giga Instructions per Second) verfünfzehnfachen soll. Zum Vergleich: IBM plant, zum gleichen Zeitpunkt für den Blue-Gene-Supercomputer jeweils 32 Prozessoren mit insgesamt 32 GFLOPs (Giga Floating Point Operations per Second) Rechenleistung auf einen Chip zu integrieren.
Fünf Jahre später, also 2010, will TI Dutzende von DSP-Cores mit jeweils 500 Millionen Transistoren auf einen Chip bringen. Die sollen dann insgesamt 3 Billionen Instruktionen (3 Tera-IPs) pro Sekunde ausführen können. (as)
