VLSI Symposium: Intel beschleunigt serielle Verbindungstechnik
Energetisch effizient soll eine neuartige Interconnect-Technik, die auch auf Standardleiterplatten funktioniert, 5 bis 15 GBit an Daten pro Sekunde übertragen.
Intel-Entwickler stellen auf dem VLSI Symposium in Kyoto eine in 65-Nanometer-Fertigungstechnik implementierte Transceiver-Schaltung vor. Sie soll bei vergleichsweise niedrigem Leistungsbedarf von 14 bis 75 Milliwatt zwischen 5 und 15 GBit an Daten pro Sekunde übertragen. Der Datentransfer soll dabei auch auf ganz gewöhnlichen Platinen aus FR4-Basismaterial funktionieren, dem für PC- und Servermainboards üblichen Material.
Wie bei solchen Halbleiterfachtagungen üblich, geht es nicht so sehr um den konkreten Anwendungszweck der vorgestellten Neuheiten; der Name eines der Co-Autoren des Papiers lässt aber aufhorchen: Intels I/O-Guru Randy Mooney hat beispielweise bereits 1997 zusammen mit Matthew Haycock eine serielle Übertragungstechnik mit 2,5 GBit/s vorgestellt – damals war der Name PCI Express noch nicht erfunden, man diskutierte noch über Konzepte wie NGIO (Next Generation I/O) und Future I/O, erst später einigte man sich auf Arapahoe beziehungsweise 3GIO (Third Generation I/O) – eben PCI Express.
Intels neue Technik könnte potenziell bei dem mit den Nehalem-Prozessoren 2008 kommenden, skalierbaren "CSI"-Verbindungssystem eine Rolle spielen. Auf dem VLSI Symposium stellte Intel übrigens auch eine 90-nm-CMOS-Treiberschaltung für eine VCSEL-Laserdiode vor, mit der sich bis zu 18 GBit/s optisch übertragen lassen.
Zum 2007 VLSI Symposium in Kyoto siehe auch:
- Geringere Leckströme durch dreidimensionale Transistorstrukturen
- Dreidimensionaler NAND-Flash-Speicherzellenstapel
(ciw)
