IDF: Details zu QuickPath Interconnect
Zwar hat Intel den Umstieg vom Frontsidebus auf die Kombination aus integriertem Speichercontroller und QPI schon längst angekündigt, technische Einzelheiten waren bislang aber Mangelware.
Schon längst wirbt Intel für den kommenden QuickPath Interconnect (QPI), der zunächst in Highend-Desktop-Rechnern und Servern den betagten Frontsidebus als Chip-zu-Chip-Verbindung für die Kommunikation der Prozessoren untereinander und mit dem Mainboard-Chipsatz ablösen wird. Ein White Paper (PDF-Datei) verrät bisher lediglich, dass jeder QPI-Link bis zu 6,4 Milliarden Transfers pro Sekunde erreicht und QPI-Verbindungen bis zu 25 GByte/s liefern sollen; Intel addiert dabei wahrscheinlich – so wie AMD bei HyperTransport – die Datentransferraten der beiden Transferrichtungen, so dass das White Paper die vor rund einem Jahr bekannt gewordenen QPI-Eckdaten ungefähr bestätigt.
Auf dem IDF nächste Woche in San Francisco will Intel weitere Info-Häppchen zu QPI verteilen; dabei geht es um technische Aspekte und die Rolle der neuen Schnittstelle in kommenden Produkten, aber auch um sogenannte RAS-Features, die Zuverlässigkeit (Reliability), Verfügbarkeit (Availability) und Wartung (Serviceability) verbessern beziehungsweise erleichtern sollen. QPI kommt auch beim künftigen Quad-Core-Itanium Tukwila zum Einsatz, der wie seine Vorgänger auf große Enterprise-Server und Mainframes mit besonders hoher Zuverlässigkeit sowie redundant aufgebaute, also hochverfügbare und fehlertolerante Maschinen zielt.
Zum IDF Fall 2008 siehe auch:
(ciw)
