AMD will neue Silizium-Strecktechnik in 90-Nanometer-Prozessoren verwenden
Gemeinsam mit IBM haben AMD-Ingenieure ein neues Verfahren zur Beeinflussung der lokalen Gitterabstände in Halbleiterchips entwickelt.
Gemeinsam mit IBM haben AMD-Ingenieure ein neues Verfahren zur Beeinflussung der lokalen Gitterabstände in Halbleiterchips entwickelt. Diese so genannte Strained-Silicon-Technik soll mit Hilfe von Dual Stress Liners arbeiten, die sowohl die PMOS- als auch die NMOS-Transistoren in CMOS-Chips beeinflussen, wobei das Verfahren auch noch im Zusammenspiel mit der von IBM und AMD eingesetzten SOI-Transistoren funktioniert.
Der Dual Stress Liner verursacht eine Streckung des Silizium-Kristallgitters im Gate-Bereich von NMOS-Transistoren, was dort den Elektronentransport beschleunigt, und komprimiert das Gitter in den PMOS-Bereichen, wodurch auch hier die Stromleitung schneller funktioniert. Transistoren sollen dadurch im Vergleich zu "ungestressten" Vergleichstypen bei unveränderter Verlustleistung um bis zu 24 Prozent schneller schalten.
Zug um Zug will AMD die Silizium-Strecktechnik bei allen 90-Nanometer-Prozessoren einsetzen, die ersten damit ausgestatteten Serienprodukte sollen im Laufe des ersten Halbjahres 2005 erscheinen. IBM will bekanntlich das Verfahren bei mehreren 90-Nanometer-Produkten verwenden, darunter auch Prozessoren mit Power-Architektur, und will ebenfalls im Laufe der nächsten sechs Monate mit der Auslieferung beginnen.
AMD und IBM berichten über ihr neuartiges Strained-Silicon-Verfahren anlässlich der IEDM-Konferenz. Weitere Meldungen dazu: (ciw)
