ISSCC: P.A. Semi setzt PowerPC auf Diät
Ein halbes Jahr später als versprochen führt P.A. Semi die ersten Muster seines besonders sparsamen PowerPC-Doppelkerns vor.
Der bereits im Herbst 2005 angekündigte [1] Doppelkern-Prozessor PWRficient ist nach Meinung seiner Entwickler von der Firma P.A. Semi [2] der effizienteste Hochleistungsprozessor der Welt. Bei 2 GHz Taktfrequenz [3] soll sich der PA6T-1682M mit maximal 25 Watt Leistungsaufnahme begnügen, der typische Energiebedarf soll zwischen 5 und 13 Watt liegen. Zum Vergleich: Laut Intel brauchen die Low-Voltage-(LV-)Versionen des Mobilprozessors Core 2 Duo mit 4 MByte L2-Cache lediglich 17 Watt Thermal Design Power (TDP), erreichen aber höchstens 1,5 GHz (Core 2 Duo L7400); eine Ultra-Low-Voltage-(ULV-)Version mit 9 Watt TDP gibt es bisher nur vom älteren 32-Bit-Doppelkern Core Duo mit 2 MByte L2-Cache, sie schafft maximal 1,2 GHz (Core Duo U2500).
Der PA6T mit zwei 64-bittigen PowerPC-Kernen und einem gemeinsamen L2-Cache von 2 MByte belegt bei Fertigung im 65-Nanometer-Technik 115 Quadratmillimeter Siliziumfläche. Mit rund 23.000 "Clock Gates" machen die PA-Entwickler intensiv vom Clock-Gating Gebrauch, dem zeitweiligen Abschalten nicht benötigter Funktionsblöcke. IBMs Power6 [4] verfügt zum Vergleich über knapp 100 solcher Kontrollpunkte. Jeder Kern, die Cache [5]-Arrays sowie die Controller für Speicher und I/O haben jeweils separate Spannungsversorgungen. Mit dieser feinkörnigen – und auch aufwendigen – Takt- und Spannungssteuerung quetscht P.A. Semi pro Watt die doppelte MIPS-Leistung eines Power6 aus ihrem Chip.
Laut P.A. Semi interessieren sich bereits 100 Firmen für den PWRficient PA6T-1682M. Er ist vor allem für Embedded Systems gedacht: Das integrierte I/O-Subsystem steuert 8 PCI-Express-Ports an und enthält zwei 10-Gigabit-Ethernet- und vier Gigabit-Ethernet-Controller. Für 8500 US-Dollar offeriert P.A. Semi ein Development Kit mit einem PA6T-1682M, ein Muster des Prozessors selbst soll 700 US-Dollar kosten.
Zur ISSCC 2007 siehe auch:
- Wie IBM und AMD Energie sparen [6]
- Intel-Chip rechnet Teraflops bei 62 Watt [7]
- Was kommt nach CMOS? [8]
(Erich Bonnert) / (ciw [9])
URL dieses Artikels:
https://www.heise.de/-146182
Links in diesem Artikel:
[1] https://www.heise.de/news/Dualcore-CPU-auf-Power-Basis-lernt-Stromsparen-141022.html
[2] http://www.pasemi.com/
[3] http://www.heise.de/glossar/entry/Taktfrequenz-395726.html
[4] https://www.heise.de/news/ISSCC-Wie-IBM-und-AMD-Energie-sparen-145567.html
[5] http://www.heise.de/glossar/entry/Cache-395216.html
[6] https://www.heise.de/news/ISSCC-Wie-IBM-und-AMD-Energie-sparen-145567.html
[7] https://www.heise.de/news/ISSCC-Intel-Chip-rechnet-Teraflops-bei-62-Watt-144869.html
[8] https://www.heise.de/news/ISSCC-Was-kommt-nach-CMOS-134344.html
[9] mailto:ciw@ct.de
Copyright © 2007 Heise Medien