Optische Verbindung für CMOS-Bauelemente

Seit vielen Jahren arbeiten Forscherteams an optischen Datenkommunikationsverfahren, die nicht nur für lange Telekommunikationsstrecken taugen, sondern auch zur Verbindung einzelner Halbleiterbauelemente auf Leiterplatten. Potenziell ermöglicht optische Kommunikation extrem hohe Datentransferraten bei sehr niedrigem Energiebedarf pro übertragenem Bit. Für einige der zahlreichen Probleme, die dem praktischen Großserieneinsatz von optischer Chip-zu-Chip-Komunikation entgegenstehen, präsentieren Mitarbeiter der IBM Labs nun Lösungen. Ganz wesentlich ist die Integration von optischen Transceivern direkt auf demselben Silizium-Die, auf dem auch das eigentliche Bauelement sitzt, etwa ein Prozessor. Dazu müssen sich die optischen Komponenten mit der üblichen CMOS-Fertigungstechnik sehr kompakt auf Silizium-Wafern herstellen lassen: CMOS Integrated Silicon Nanophotonics nennt IBM folglich das nun vorgestellte Portfolio an optischen Komponenten.

Ein Transceiver für einen einzelnen optischen Kommunikationskanal belegt laut IBM lediglich 0,5 Quadratmillimeter Fläche – angeblich nur ein Zehntel dessen, was konkurriende Firmen bisher angekündigt haben. Die genaue Datentransferrate eines solchen einzelnen optischen Kommunikationskanals verrät IBM bisher nicht, auch Details zur optischen Schnittstelle der im Halbleiterchip integrierten Transceiver oder dem Einbau passender Lichtleiter in Leiterplatten hält IBM noch unter Verschluss. Auf einer quadratischen Siliziumfläche von 16 Quadratmillimetern sollen sich aber so viele optische Transceiver unterbringen lassen, wie für die mehrkanalige Übertragung von insgesamt 1 Terabit pro Sekunde nötig sind. Diese umgerechnet 128 GByte/s entsprechen ungefähr dem Fünffachen dessen, was aktuelle CPU-Interconnects wie AMD HyperTransport 3.1 oder Intel QPI mit jeweils rund 25 GByte/s leisten, wenn man die in beide Richtungen gleichzeitig möglichen Transferleistungen summiert. PCI Express 3.0 soll 2011 – bei 16 differenziellen Lanes pro Transferrichtung, also 64 Datensignalleitungen – auf 32 GByte/s kommen. Moderne GPUs erreichen bei der Kommunikation mit schnellen GDDR5-Speicherchips bereits über 190 GByte/s, nutzen dafür aber 384 Datensignalleitungen parallel.

Als nächsten Schritt wollen die IBM-Forscher die optischen Transceiver in modernen CMOS-Fertigungsverfahren ihres Unternehmens produzieren. Optische Chip-zu-Chip-Links sollen auch dazu beitragen, dass künftige Exascale-Superrechner mit akzeptablem Energiebedarf realisierbar werden.

Die IBM-Teams haben in der Vergangenheit unter anderem bereits mehrere optische Modulatoren für die On-Chip-Kommunikation, einen optischen Switch, eine Avalanche-Fotodiode (APD) und einen optischen Puffer vorgestellt. Allerdings hat IBM auch bereits im März gemeldet, dass der Baukasten für fotonische Schaltungen fertig sei und man mit der Realisierung kompletter Chips nun beginnen könne. Auf einer Grafik des IBM-Labs Zürich aus dem Jahr 2005 schätzten die IBM-Forscher das Potenzial optischer On-Chip-Interconnects noch skeptischer ein: Dort werden optische Links zwischen einzelnen Steckkarten ab ungefähr jetzt erwartet, optische Links zwischen einzelnen Chips in einem Multi-Chip-Modul (MCM) ab etwa 2015 und optische On-Chip-Kommunikation "später, falls überhaupt". (ciw)