Fall Processor Forum: Video wird Vorzeigeanwendung für Parallelität
Multicore-Designs, Embedded-DRAM und Videoverarbeitung in Prozessoren waren die Themen am ersten Tag des derzeit in San Jose stattfindenden Fall Processor Forum.
Im Zeichen von Multicore-Designs steht das derzeit stattfindende Fall Processor Forum (FPF) in San Jose. Mike Fister, Chef der führenden EDA-Firma Cadence und früher Leiter der Enterprise-Gruppe bei Intel, hatte die dankbare Aufgabe, vor Hardware-Entwicklern über Design-Methoden und die Probleme komplexer Logikprojekte zu sprechen.
Bei den frühen PC-Prozessoren sei es noch machbar gewesen, alle Entwickler – meist maximal ein Dutzend Ingenieure – in einem Besprechungsraum zu versammeln und die Probleme zu erörten, da sie noch verbal beschreibbar waren. Bei der heutigen Komplexität – und Entwicklerteams von oft über 200 Menschen – könnten kritische Probleme nicht mehr alle beseitigt werden. Oft müssten durch Iteration Annäherungslösungen gefunden – eine Methode, die sich gut automatisieren lässt. Mit der Zahl der Variablen steigt der Aufwand jedoch exponentiell an, sodass selbst Computersimulationen bald an ihre Grenzen stoßen. "Wir rechnen Designverifikationen heute auf Supercomputern", sagte Fister. Nachdem er jahrelang die Qualitäten von Intels Itanium postuliert hatte, schwört er dabei heute allerdings auf IBM-CPUs, bekannte der Ex-Intel-Mann.
Eine Lanze für Embedded-DRAM bricht die Firma Innovative Silicon (ISI) – allerdings nur, wenn sie der neuen e-DRAM-Technologie des Startups entsprechen. Wachsende Caches dominieren heute die Chip-Flächen und damit die Kosten neuer Entwicklungen, erklärte Präsident Marc-Eric Jones. Bei der Integration von SRAMs und herkömmliche DRAMs auf Prozessor-Dies stößt die Skalierfähigkeit jedoch an ihre Grenzen. Die patentierten Z-RAM-Zellen von ISI lieferten bis zu fünfmal bessere Speicherdichten als etwa SRAMs und rund zweimal mehr als e-DRAMs.
Z-RAM steht dabei für "Zero Capacitor", die Zelle besteht also nur aus einem Transistor, ohne weiteren Kondensator. Die Speicher werden zusammen mit dem Logikprozess in einem SOI-Verfahren ohne weiteren Schritte oder Masken hergestellt. Somit lassen sich bei gleichen Geometrien die Chipflächen ohne Mehrkosten im gleichen Verhältnis reduzieren. Die Schaltgeschwindigkeit gibt ISI mit drei Nanosekunden pro Schreib-Lesezyklus an. Jones bezeichnete die Z-RAMs als die kostengünstigsten wiederbeschreibbaren Halbleiterspeicher. Seine Firma liefert das Know-how für Foundries und hat Testmuster zusammen mit Partnern in neun verschiedenen Fabriken in 90 und 65 nm produziert.
ARC und Tensilica, im ewigen Wettstreit um die beste Methodik für konfigurierbare Prozessoren, kümmern sich beide intensiv um Videoverarbeitung. ARC hat dazu ihre Familie von Prozessor-Cores mit SIMD-Erweiterungen versehen. Die 104 neuen Instruktionen können jetzt zusammen mit einer kompletten symmetrischen Multicore-Logik, Video, Codecs für MPEG-2, MPEG-4, H.264 und VC-1 sowie Caches und DMA auf einem 9-Quadratmillimeter-Chip in 130-nm-Technologie platziert werden.
Die Video-Encoder-Engine von Tensilica besteht aus einem Dual-Core-Modul für Pixel- und Stream-Verarbeitung sowie Decodern für MPEG-2, MPEG-4, H.264 und VC1. Die Erweiterungen sind konzipiert für einen Chip von 10,5 Quadratmillimetern Größe in 130 nm-Design, der mit unter 200 MHz getaktet Videosequenzen von 30 fps darstellen kann.
Zum Abschluss des ersten Forumstags kam die hannoversche Firma Videantis an die Reihe, ein Spin-off des Instituts für Mikrosysteme an der dortigen Universität. Chef Hans-Joachim Stolberg stellte einen skalierbaren Videoprozessor-Core für hochauflösende TV-Standards in Mobil- und Wohnzimmergeräten vor. Der voll synthetisierbare Core für für tragbare Lösungen soll mit Speicher in einen 2,6 Quadratmillimeter kleinen Chip Platz haben. In einem 130-nm-Prozess gefertigt kann er im 200-MHz-Takt mit 90 mW betrieben werden und liefert Basis-H.264-Dekodierung. Die Video-Subsystem-Lösung für H.264-Dekodierung in 1080i-Qualität besteht aus drei solcher Cores, die mit 300 Mhz getaktet werden. Sie verfügen jeweils über lokale Speicher, paarweise über Intercore-Memories sowie ein Scratch-Pad-Memory on-chip. Das alles besteht aus 450.000 Logikgattern und passt auf 11 mm² Chipfläche.
Siehe zum Fall Processor Forum (FPF) 2005 auch:
- IBM startet Produktion des Prozessors für die Xbox 360
- Intel verschiebt nächste Itanium-Generation Montecito
- Dualcore-CPU auf Power-Basis lernt Stromsparen
(Erich Bonnert) / (thl)
