AMD: Details der 2011 kommenden Prozessorkerne Bobcat und Bulldozer
Auf dem Financial Analyst Day konkretisiert die Firma AMD ihre Pläne für nachhaltigen wirtschaftlichen Erfolg, den ab 2011 neue CPU-Generationen sichern sollen.
(Bild: AMD)
AMD bekräftigt, die überarbeiteten CPU-Mikroarchitekturen Bobcat und Bulldozer sowie CPU-GPU-Kombiprozessoren ab 2011 mit der 32-Nanometer-Technik der Fertigungstochterfirma Globalfoundries produzieren zu lassen. Nun hat AMD anlässlich des Financial Analyst Day, der dem Kurs der AMD-Aktie deutlichen Aufschwung brachte, weitere Details der kommenden Prozessoren erläutert.
Bereits 2007 hatte der damals noch für AMD tätige Phil Hester Bobcat, Bulldozer und einen ersten Kombiprozessor, im AMD-Jargon Accelerated Processing Unit (APU) genannt, angekündigt – allerdings für 2009. Schon länger ist aber klar, dass AMD den Umstieg auf die 32-nm-Fertigung abwartet, um die neuen Architekturen zu produzieren. Einige Eckdaten von Llano, der ersten APU mit bis zu vier Kernen – wohl noch enge K10-Verwandte – deuten auch an, weshalb: Dieser Chip, der ja auch in eher billigen Desktop-Rechnern eingesetzt werden soll, besteht aus rund 1 Milliarde Transistoren. Um ein solches Die zu konkurrenzfähigen Preisen profitabel verkaufen zu können, darf es nicht zu groß sein. Zieht man die ebenfalls aktualisierte Globalfoundries-Roadmap in Betracht, wird Llano in einem 32-nm-SOI-Prozess mit High-k/Metal-Gate-(HKMG-)Technik gefertigt.
AMD 2009 Financial Analyst Day (11 Bilder)
Bulldozer
Bei High-End-Prozessoren für Server und teure PCs kommt es hingegen nicht so sehr auf die Kosten an. Die aktualisierten Roadmaps deuten an, dass die 32-nm-Bulldozer-Architektur vielleicht schon Ende 2010 im G34-Opteron Interlagos mit 12 bis 16 Kernen oder im C32-Opteron Valencia mit 6 bis 8 Kernen debütiert. Die G34-Fassung ist für Server mit vier Prozessorfassungen gedacht und bindet je vier DDR3-Speicherkanäle und HyperTransport-3.0-Links pro CPU an. C32 zielt auf Serverboards mit einer oder zwei Fassungen, pro CPU sind zwei DDR3-Speicherkanäle vorgesehen. Die dazu passenden Server-Chipsätze sind bereits auf dem Markt, sitzen aber bisher auf LGA1207-Boards. Sie unterstützen übrigens auch AMD-Vi, also die 2006 angekündigte I/O-Virtualisierung (IOMMU 1.2).
Eine Bulldozer-CPU namens Zambezi mit bis zu acht Kernen kommt 2011 auch für High-End-Desktop-Rechner (Plattform: Scorpius) – vor einem Jahr hatte AMD noch von einem Orochi gesprochen. 2011 ist auch eine neue Grafikchip-Generation geplant. Die aktualisierte Roadmap bestätigt auch den 2010 geplanten Hexa-Core Thuban.
Bei den Mobilprozessoren verfolgt AMD im Wesentlichen die bereits vor einem Jahr verkündeten Pläne weiter. Nun präzisiert AMD jedoch, dass im Fusion- oder APU-Kombiprozessor Ontario zwei Bobcat-Kerne und ein DirectX-11-Grafikkern stecken sollen. Ontario steckt in einem BGA-Gehäuse, ist also zum Auflöten auf Mainboards für kompakte Thin-and-Light-Notebooks und Netbooks gedacht; die Produktkategorie "Netbook" kommt jetzt bei AMD auch ganz offiziell vor.
Ein Bobcat-Kern soll den vollen x86-Befehlssatz sowie SSE2- und SSE3-Erweiterungen bieten, aber trotzdem mit weniger als 1 Watt Leistung auskommen können. Es handelt sich um einen synthetisierbaren Kern, der sich in einer Hardwarebauelementebeschreibungssprache darstellen und leicht in anderen Designs weiterverwenden lässt – AMD denkt also wie Intel mit dem Atom in Richtung System-on-Chip (SoC), doch die Grenze zu den APUs ist ohnehin fließend.
Die ersten veröffentlichten Bulldozer-Schemazeichnungen bestätigen, was bisher nur geflüstert wurde: AMD realisiert Multi-Threading auf spezielle Art, insbesondere anders als Intel (Hyper-Threading): Je zwei eng gekoppelte Kerne teilen sich eine Reihe von Funktionseinheiten, unter anderem den L2-Cache. Wie AMD diese Kerne dann genau zählt, ist noch unklar – also ob etwa der Octo-Core-Bulldozer Zambezi nun viermal zwei oder achtmal zwei "Halbkerne" besitzt. Für Integer-Berechnungen gibt es jedenfalls pro Kern einen eigenen Scheduler, beide teilen sich aber eine flexible Gleitkommaeinheit (FPU) mit einem einzigen Scheduler, der zwei 128-Bit-FMAC-Rechenwerke steuert – solche Fused-Multiply-Accumulate-Einheiten hatte AMD 2007 in der SSE5-Dokumentation erwähnt (PDF-Datei).
Zur Grafik-Roadmap gab es wenig Neues, AMD bestätigt aber die für Anfang 2010 erwarteten DirectX-11-GPUs der Einsteigerklasse mit den Codenamen Redwood und Cedar. Dabei spricht AMD ein klares Bekenntnis zur Fortführung der Kooperation mit dem weltgrößten Halbleiterbauelemente-Auftragsfertiger TSMC aus, der auch als erster überhaupt eine 40-nm-Fertigung implementiert habe. Dabei gab es aber zwischenzeitlich wohl Probleme mit der Ausbeute. TSMC fertigt übrigens auch AMD-Chipsätze, etwa die jüngsten Server-Chipsätze in 65-nm-Technik. (ciw)
