Stapel-Speicher: Hybrid Memory Cube schafft 320 GByte pro Sekunde

Für das zunächst von Micron vorgeschlagene und mittlerweile unter anderem auch von ARM, Intel, Microsoft und Samsung unterstützte Konzept eines Speicherchip-Stapels namens Hybrid Memory Cube (HMC) ist eine erste Spezifikation verfügbar. Sie beschreibt eine Architektur für extrem schnelles DRAM, das bis zu 320 GByte an Daten pro Sekunde übertragen kann. Schon 2014 will die Industrievereinigung Hybrid Memory Cube Consortium (HMCC) noch eine Schippe drauflegen: Dann sollen bis zu 480 GByte/s möglich werden, also 240 GByte/s pro Datentransferrichtung.

Die enorme Datentransferrate resultiert aus mehreren Faktoren: So bestehen HMC-Bauelemente aus mehreren DRAM-Chips, die übereinanderliegen und untereinander mit vielen Through-Silicon Vias (TSVs) verbunden sind. Am Fuße des Stapels sitzt ein spezieller, bisher aber anscheinend noch nicht spezifizierter oder gar lieferbarer Logik-Chip, der den Zugriff auf die einzelnen DRAMs organisiert. Jeder einzelne DRAM-Chip ist dabei in parallel nutzbare Partitionen aufgeteilt. Die Summe der übereinanderliegenden Partitionen eines DRAM-Stacks nennt die HMC-Spezifikation einen Vault.

Der Vault-Controller kommuniziert über einen Switch mit anderen Controllern für die externen Links. Davon können pro HMC-Baustein vier (x4) oder acht (x8) vorhanden sein. Im Allgemeinen sind 16 Vaults vorgesehen, daraus resultieren 2 Bytes an Daten pro Transfer; zulässig sind aber auch "Half-Width"-Konfigurationen (8 Vaults/1 Byte). Die externen Links laufen mit 10, 12,5 oder 15 Gigatransfers pro Sekunde, wobei in der x8-Konfiguration nur 10 GT/s vorgesehen sind.

Geht man von 16 internen Vaults aus und von einem x4-HMC, dann sind mit 10, 12,5 oder 15 GT/s jedenfalls 80, 100 oder 120 GByte/s pro Transferrichtung möglich, ein x8-HMC schafft 160 GByte/s. Bei gleichzeitiger Kommunikation in beide Transferrichtung ergeben sich 160, 200, 240 oder eben 320 GByte/s. Die gleichzeitige Kommunikation in beide Richtungen dürfte beim HMC durchaus sinnvoll sein, denn ein HMC kann mit weiteren kommunizieren. Gewöhnlicher PC-Hauptspeicher lässt sich hingegen pro Kanal jeweils nur lesen oder beschreiben.

Die Spezifikation unterscheidet noch zwischen "Short Reach"-(SR-) und "Ultra Short Reach"-(USR-)Kommunikation. SR ist vermutlich für die Kommunikation zwischen Host (also Speicher-Controller) und HMC-Modul gedacht, USR für die Verbindung mehrerer HMC-Bauelemente auf einem Platinenmodul. Von Steckfassungen liest man aber nichts – ob sie überhaupt vorgesehen sind, erschließt sich nicht genau.

Wann und für welche Art von Computern HMC-Speicher erstmals zum Einsatz kommen wird, ist unklar. Ende 2014 steht in der Branche zunächst der Übergang von DDR3- zu DDR4-SDRAM an. (ciw)