256 GByte/s auch über Kabel: PCI Express 7.0 ist fertig
Die Spezifikation für PCIe 7.0 ist fertig. Es gibt mehr Optionen für elektrische und optische PCIe-Kabelverbindungen sowie erste Ideen zu PCIe 8.0.
Molex-Kabelverbinder für PCI Express 7.0
(Bild: c't / chh)
Das Industriegremium PCI SIG hat PCI Express 7.0 fertig: Die Mitglieder können die Spezifikation in Version 1.0 herunterladen. Verschiedene Entwicklerteams haben längst mit der Arbeit begonnen. Serienprodukte sind aber kaum vor 2028 zu erwarten, so wie es bisher noch keine mit PCIe 6.0 aus dem Jahr 2022 gibt.
Der Generationswechsel zu PCIe 7.0 bringt wieder eine Verdopplung der Datentransferraten. Eine einzelne Lane kommt pro Richtung auf 16 GByte/s. Mit PCIe 7.0 x16 sind 256 GByte/s pro Richtung drin, insgesamt also bis zu 512 GByte/s. Bei PCIe 6.0 sind es 128 beziehungsweise 256 GByte/s.
Mit PCIe 6.0 kommt ein Signalisierungsverfahren mit vierstufiger Pulsamplitudenmodulation (PAM4), das PCIe 7.0 beibehält. Jeder Transfer überträgt mit vier Spannungspegeln zwei Bits, was komplexere Controller erforderlich macht. PCIe 6.0 und 7.0 bleiben aber abwärtskompatibel.
PCIe ist auch die Basis für Compute Express Link (CXL). Damit lassen sich beispielsweise zusätzliche Speichermodule anschließen.
PCIe-Kabel intern & extern
Vor etwa einem Jahr hatte die PCI SIG den neuen Standard CopprLink für elektrische Kabelverbindungen mit PCIe 5.0 und 6.0 angekündigt. CopprLink gibt es in internen und externen Versionen, letztere überbrücken maximal zwei Meter und sind zur Kopplung von Geräten innerhalb eines Racks gedacht.
Auf der diesjährigen IT-Messe Computex führte Molex auch CopprLink mit PCIe 7.0 vor – diese Spezifikation dürfte folgen.
| PCI-Express-Kabelstandards, Stand Juni 2025 | |||
| Name | PCIe-Generation | max. Länge | Steckverbinder |
| CopprLink extern | PCIe 5.0 & 6.0 | 2 m | SFF-TA-1032 |
| CopprLink intern | PCIe 5.0 & 6.0 | im System | SFF-TA-1016 |
| PCIe External Cabling | PCIe 5.0 | 32 GT/s: 2 m, 8 GT/s: 3 m | SFF-8614 |
| OCuLink | PCIe 3.0 | 8 GT/s: 2 m | diverse |
CopprLink intern dient etwa zum Anschluss von Backplanes in Servern oder für sogenannte Flyover-Verbindunden, die längere Strecken auf einer Leiterplatte überbrücken. Sie sind oft billiger als das Routing auf der Platine, das wegen der sehr hohen Signalfrequenzen teureres Platinenmaterial mit vielen Lagen erfordert. Manche aktuelle Serverboards haben 20 Kupferlagen und kosten auch deshalb mehr als 1000 Euro.
(Bild: c't / ll)
Längere Verbindungen sind über Lichtwellenleiter (optisch) machbar. Dafür gibt es seit Jahren proprietäre Lösungen. Für PCIe 6.0 und 7.0 will die PCI SIG eine standardisierte Schnittstelle spezifizieren. Diese bezieht sich bisher jedoch nicht auf konkrete Steckverbinder, Wellenlängen und Kabeltypen.
Die Spezifikation PCIe External Cabling ist vor allem zum Anschluss von SSDs (Storage) gedacht und nutzt den Steckverbinder SFF-8614 (MiniSAS-HD). Das ältere OCuLink wurde nur bis PCIe 3.0 mit 8 Gigatransfers pro Sekunde (GT/s) spezifiziert.
Erste PCIe-6.0-Chips
Auf der Computex hatte Phison einen ersten PCIe-6.0-Controller für SSDs gezeigt, den PT1601. Die Firma Astera Labs hat bereits PCIe-6.0-Switches im Angebot. Micron führte auf der Speichermesse FMS im Spätsommer 2024 eine unbenannte PCIe-6.0-SSD vor, ohne einen Termin für die Serienfertigung zu verraten.
Welche Server als Erste mit PCIe 6.0 starten, ist derzeit unklar. Bei AMD steht wohl frühestens Ende 2026 ein Wechsel der Epyc-Plattformen an, mit dem Umstieg auf Zen 6 und TSMCs N2-Fertigungsprozess. Bei Intel könnte der Xeon 7 alias Diamond Rapids für die riesige Fassung LGA9324 auch PCIe 6.0 bringen.
Update: Auch der Nvidia ConnectX-8 SuperNIC, den Nvidia in Blackwell-Systeme einbaut, nutzt bereits PCIe 6.0. AMD will im Laufe des Jahres erste Versionen der FPGA-Baureihe Versal Premium Gen 2 ausliefern. Intel hat den Betrieb eines FPGA Altera Agilex 7 F-Tile mit PCIe 6.0 demonstriert. Broadcom avisierte PCIe-6.0-Switches der Serie Atlas 3 (PEX90144 mit 144 PCIe-6.0-Lanes). Marvell offeriert PCIe-6.0-Retimer-Chips der Baureihe Alaska P und auch Diodes/Pericom hat Switches und Retimer für PCIe 6.0 im Angebot. Fujitsu arbeitet am ARMv9-Prozessor Monaka für Supercomputer, die 2027 kommen sollen – dann auch mit PCIe 6.0.
Videos by heise
Ideen für PCIe 8.0
Die PCI SIG signalisiert, die Roadmap weiterzuführen: Es sind bereits erste Versuche (Pathfinding) für PCIe 8.0 im Gange. Ziel ist es, die Datensignalrate im Vergleich zu PCIe 7.0 verdoppeln auf 256 Gigatransfers pro Sekunde.
| Datentransferraten von PCIe und RAM (maximale Transferrate pro Richtung) | |
| Schnittstelle | Transferrate |
| PCIe 7.0 x16 | 256 GByte/s |
| 4 Kanäle DDR5-4800 | 154 GByte/s |
| PCIe 6.0 x16 | 128 GByte/s |
| 2 Kanäle DDR5-4800 | 77 GByte/s |
| PCIe 6.0 x8 | 64 GByte/s |
| PCIe 5.0 x16 | 64 GByte/s |
| 1 Kanal DDR5-4800 | 38 GByte/s |
| PCIe 6.0 x4 | 32 GByte/s |
| PCIe 5.0 x8 | 32 GByte/s |
| PCIe 4.0 x16 | 32 GByte/s |
| 1 Kanal DDR4-3200 | 26 GByte/s |
| PCIe 7.0 x1 | 16 GByte/s |
| PCIe 3.0 x16 | 16 GByte/s |
| PCIe 6.0 x1 | 8 GByte/s |
| PCIe 4.0 x4 | 8 GByte/s |
(ciw)
