Microprocessor Forum: Synthetisierbarer CPU-Kern durchbricht 1-GHz-Marke
Der 74K von MIPS setzt auf eine Pipeline mit 17 Stufen und sogenannte "Out-of-Order-Dual-Issue"-Ausführung, darf also zur Laufzeit die Reihenfolge der eingehenden Befehle so verändern, dass möglichst geringe Latenzen entstehen.
Auf dem Microprocessor Forum hat MIPS den MIPS32-74K-Kern vorgestellt. Dabei handelt es sich – wie bei MIPS üblich – nicht um einen fertigen Prozessor, sondern um ein Stück geistiges Eigentum (Intellectual Property, IP), das der Kunde in Lizenz nehmen und dann in Silizium gießen kann.
Grundlage für den 74K war der 32-Bit-Kern 24KE mit einer achtstufigen Pipeline, der bei einer Taktfrequenz von 400 MHz knapp 600 Dhrystone MIPS erreicht. Der 74K setzt auf eine Pipeline mit 17 Stufen und so genannte "Out-of-Order-Dual-Issue"-Ausführung. Der Kern darf also zur Laufzeit die Reihenfolge der eingehenden Befehle so verändern, dass möglichst geringe Latenzen entstehen. Außerdem verarbeitet er (bei vielen Befehlen) zwei auf einmal und lastet so die verschiedenen Recheneinheiten besser aus.
Einige Teile des Kerns, wie die Größe der Caches oder des On-Chip-Speichers kann der Kunde bei der Synthese des Chips verändern. Die Gleitkommaeinheit (FPU) kann er komplett weglassen und in einem speziellen Bereich (CorExtend) sogar eigene Funktionen implementieren. Ingesamt läuft der für einen 65-nm-Prozess entwickelte Kern bei bis zu 1,04 GHz und ereicht dabei 1872 Dhrystone MIPS. Dabei verheizt er 769 mW und belegt 2,5 mm2 auf dem Die. Er kann übrigens auch Binärcode seiner Vorgängerkerne ausführen, büßt dabei aber etwas an Rechenleistung ein.
Zum Microprocessor Forum siehe auch:
- Wehret den Leckströmen
- Die Zeit der Generalisten geht zu Ende
- Steiniger Weg zu Hunderten von Kernen
- Auto fährt mit
- Dornröschenschlaf für Intel-CPUs
- Telematik-Chip von Freescale
- Massiv-Parallel-Prozessor für Bildanalyse
(bbe)