Intel enthüllt weitere Details zu Merced und Foster

Hinter Foster verbirgt sich die erste Implementierung der nächsten 32-Bit-Architektur (Codename Willamette). Sie zeichnet sich durch einen neuen Trace-Cache für dekodierte Instruktionen und eine neue Sprungvorhersage-Einheit aus. Bestückt mit großen integrierten L1- und L2-Caches soll Foster mehr als ein Gigahertz Taktfrequenz erreichen. Merced kommt dagegen nur mit integriertem unified L1-Cache daher, dem sogenannte L0-Caches getrennt für Instruktionen und Daten vorgeschaltet sind. Der große L2-Cache wird über einen Hochgeschwindigkeits-Backside-Bus angesteuert. Seine beiden Floating-Point-Einheiten sollen in 3D-Grafik etwa zwanzigmal so schnell wie ein Pentium Pro arbeiten. Merceds Zeitplan ist nach wie vor "on track": Auslieferung Mitte 2000. Sein Nachfolger McKinley soll Ende 2001 die ein Gigahertz-Grenze durchstoßen. Auf dem Microprocessor Forum wurde das Geheimnis um die Namen der McKinley-Nachfolger gelüftet: Madison für High-Performance und Deerfield als preiswertere Variante. (as)