Prozessorparade auf der ISSCC-Konferenz

Motorola will im Februar 2000 den G4+ mit 780 MHz vorführen. IBM, Intel und Samsung haben ihre 1-GHz-Renner angekündigt.

vorlesen Druckansicht 11 Kommentare lesen
Lesezeit: 2 Min.
Von
  • Andreas Stiller

Auf der alljährlich Anfang Februar stattfindenden International Solid State Circuit Conference in Kalifornien wollen die Prozessorfirmen Prototypen ihrer schnellsten Sprösslinge vorstellen. Für das stärkste Aufsehen dürfte Motorolas G4+ sorgen. Das Design dieses Prozessors wurde im Oktober auf dem Microprocessor Forum vorgestellt. Dass aber schon wenige Monate darauf Prototypen des G4+ existieren, überrascht doch etwas, zumal diese mit 780 MHz schon über der auf dem Forum angekündigten Taktrate von 700 MHz liegen.

Der G4+ enthält eine verbesserte Altivec-Einheit, besitzt zwei weitere Ausführungseinheiten und einen zusätzlichen Dekoder, der den Flaschenhals des G4 beim Dekodieren beseitigt. Der in sechs Lagen mit Kupfer-Interconnects gefertigte 105 mm2 große Chip enthält neben den beiden 32 KByte großen L1-Caches auch einen integrierten L2-Cache von 256 KByte, der wie bei Intels Coppermine über einen breiten 256-Bit-Bus an den L1-Cache gekoppelt ist. Vielleicht können sich dann ja Apple-Freunde schon im Sommer an einem Mac mit G4+ erfreuen.

Sowohl Samsung/API als auch Intel und IBM wollen 1-GHz-Prozessoren bei Zimmertemperatur mit normaler Kühlung vorführen. Samsungs und Intels Gigahertz-Renner basieren noch auf Aluminium-Schichten, IBM verwendet bei ihrer recht einfach gestrickten 64-Bit-PowerPC-Version (single Issue) Kupfer für die On-Chip-Verbindungen. Ungewöhnlich kurz für solch hohe Taktraten sind dabei aber die Pipeline und die Latenzzeiten.

Zusätzlich will IBM einen Power3-Prozessor in SOI-Kupfer-Technologie mit 660 MHz vorstellen und den neuen CMOS-Prozessor G6 mit 760 MHz für die großen S/390-Enterprise-Server.

Auch HP wartet nicht tatenlos auf iA64, sondern werkelt weiter am PA-RISC-Design. Eine neue 600-MHz-Version verwendet noch den klassischen 0,25-µm-Prozess, dank diverser Verbesserungen und des integrierten 1-MByte-Daten-Cache (dual ported) soll das Design etwa 20 Prozent mehr Performance bei gleichem Takt liefern als der Vorgänger. (as)