Prozessor-Bugs zum Fest

Schon seit einigen Tagen kursieren Gerüchte im Netz, dass Intel die 45-nm-Quad-Core-Prozessoren für Desktop-PCs nicht wie geplant im Januar zusammen mit den Dual-Cores (Wolfdale) herausbringen wird. Wie es etwa in Digitimes heißt, seien "Board-Probleme" dafür verantwortlich. Nun aber hat Intel mit den neuen Specification Updates zu der schon auf dem Markt vorhanden Extreme Edition QX9650 die Schuld im Wesentlichen auf sich beziehungsweise seine Prozessoren genommen:

"AV51. Front Side Bus GTLREF Margin Results Are Reduced for Die-to-Die Data Transfers in Intel® Core™2 Extreme Processor QX9650, Which Can Lead to Unpredictable System Behavior"

Im Zusammenspiel mit Chipsätzen können dabei zu geringe Pegel an den Signalen des Frontside-Bus auftreten, die je nach Board-Design zu Fehlern führen können. Vor allem die für den Massenmarkt geplanten preiswerten 4-Layer-Boards sollen damit Probleme haben.

Wie verlautet, trete das Problem nur bei FSB1333 auf – das erwähnt das Specification Update jedoch nicht. Ob auch FSB1600 betroffen ist, bleibt zunächst offen. Denn zum großen Januar-Launch sollten eigentlich auch Extreme Editions mit 1600 MHz FSB herauskommen. Die Dual-Core-Prozessoren belasten den FSB nur mit der Hälfte der "Loads", so dass hier keine Probleme zu erwarten sind.

Bei den Xeons (Harpertown, Wolfdale DP) der 5200er PDF und 5400er (PDF) Serie ist dieser Fehler nicht verzeichnet, dafür aber gleich acht andere, die zum Teil auch bei den älteren Core-2-Duo-Prozessoren auftauchen. So wird im Zusammenspiel mit virtuellen Managern das NMI-Bit, das nicht-maskierbare Interrupts doch maskiert, in bestimmten Fällen nicht korrekt zurückgesetzt und zwar dann, wenn es zu einem VM-Entry-Fehler kommt. Das Betriebssystem in der VM kann dadurch außer Tritt geraten. Abhilfe, so Intel in der Fehlerbeschreibung AK120 und AX44, sei einfach: der Hypervisor hat dafür zu sorgen, dass VM-Entry failures eben nicht auftreten.

Ferner können Mischungen von Streaming-Befehlen (MOVNTDQA) mit normalen Speicherzugriffen dazu führen, dass der Prozessor stehen bleibt. Und schließlich gibt es in der Fehlerschar auch einen TLB-Bug (AX47), der, wie bei AMDs TLB-Bug auch, nur unter "rare scenarios" auftreten soll und für den es einen Workaround per BIOS gibt.

Zum geplanten Lauch sind im Internet auch bereits die (noch inoffiziellen) Preise der geplanten Prozessoren aufgetaucht, hier aus x86watch:

Prozessor Takt- Frequenz L2-Cache FSB Takt Leistungsaufnahme [TDP] OEM-Preis [US-Dollar] 20. Januar E8190 2,66 GHz 6 MByte 1333 MHz 65W $163

E8200 2,66 GHz 6 MByte 1333 MHz 65W $163

E8300 2,83 GHz 6 MByte 1333 MHz 65W nn

E8400 3,00 GHz 6 MByte 1333 MHz 65W $183

E8500 3,16 GHz 6 MByte 1333 MHz 65W $265

Celeron Dual-Core (Conroe)

Prozessor Takt- Frequenz L2-Cache FSB Takt Leistungsaufnahme [TDP] OEM-Preis [US-Dollar] 20. Januar E1200 1,6 GHz 512KB 800 MHz 65W nn

Core 2 Quad (Yorkfield,) kommt wahrscheinlich später

Prozessor Takt- Frequenz L2-Cache FSB Takt Leistungsaufnahme [TDP] OEM-Preis [US-Dollar] 20. Januar

Q9300 2,5 GHz 6 MByte 1333 MHz 95W $265

Q9450 2,67 GHz 12 MByte 1333 MHz 95W $315 Q9550 2,83 GHz 12 MByte 1333 MHz 95W $350

Core 2 Quad (Yorkfield Extreme), Launch unklar Prozessor Takt- Frequenz L2-Cache FSB Takt Leistungsaufnahme [TDP] OEM-Preis [US-Dollar] 20. Januar Q9770 3,2 GHz 12 MByte 1600 MHz 135W $1398 Q9775 3,2 GHz 12 MByte 1600 MHz 150W $1498

Core 2 Mobile (Penryn), Launch 6. Januar Prozessor Takt- Frequenz L2-Cache FSB Takt Leistungsaufnahme [TDP] OEM-Preis [US-Dollar] 20. Januar T8100 2,1 GHz 3 MByte 800 MHz 35W $209 T8300 2,4 GHz 3 MByte 800 MHz 35W $241 T9310 2,5 GHz 6 MByte 800 MHz 35W $316 T9300 2,5 GHz 6 MByte 800 MHz 35W $530 T9000 2,8 GHz 6 MByte 800 MHz 35W $851