AMD zeigt Wafer mit 45-Nanometer-Test-Chips
Der Prozessorhersteller AMD bekräftigt seine Pläne, ab Mitte nächsten Jahres Chips in 45-Nanometer-Technik zu produzieren.
Phil Hester, Chief Technology Officer (CTO) von AMD, bekräftigt mit der Vorführung eines Test-Wafers mit 45-Nanometer-Bauelementen, dass seine Firma im selbst gesteckten Zeitplan zur Strukturverkleinerung liegt. Wie in der Branche üblich, sollen sich auf dem Wafer SRAM Bauelemente und weitere Transistorschaltungen befinden, die auch in den dann frühestens in der zweiten Jahreshälfte 2008 im Handel zu erwartenden Prozessoren stecken.
Die 45-Nanometer-Produktion soll in der Dresdner Fab 36 erfolgen, die dazu im laufenden Betrieb ertüchtigt wird – zurzeit tragen alle dort verarbeiteten Wafer Bauelemente mit 65-nm-Strukturen. Die ältere Fab 30 für 200-mm-Wafer wird zurzeit – ebenfalls bei laufender Produktion – zur Herstellung von 65-nm-Chips auf 300-mm-Wafern umgestellt und soll anschließend Fab 38 heißen.
Details der gemeinsam mit IBM entwickelten 45-nm-Technik hat AMD bereits vor einiger Zeit veröffentlicht; anders als Intel arbeiten AMD und IBM mit Immersionslithographie und SOI-Wafern. AMD will sowohl Low-k-Dielektrika (k-Wert 3,0 sowie 2,7) als auch Ultra-Low-k-Schichten (k = 2,4) einsetzen. (ciw)
