Microprocessor Forum: Motorola präsentiert G4+

Noch ist der G4 gar nicht richtig auf den Markt, da stellt Motorola bereits den Nachfolger vor. Die neue Version namens G4+ hat einen integrierten L2-Cache von 256 KByte, der über einen 256-bittigen internen Bus angesprochen wird. Die Pipeline ist auf sieben Stufen vergrößert worden, um höhere Taktzahlen zu unterstützen. Zwei neue Execution-Units und eine verbesserte AltiVec-Einheit sind hinzugekommen. Ein leistungsfähiger Dekoder (3 Dispatch plus 1 Branch) verteilt die Operationen auf die nunmehr insgesamt elf Execution-Einheiten. Der Dekoder kann nun auch zwei AltiVec-Befehle pro Takt an die vier AltiVec-Einheiten ausgeben. Zusätzlich wurde noch die Sprungvorhersage deutlich verbessert. Weiterhin unterstützt der G4+ einen externen L3-Cache sowie 36-Bit-Adressen. Wie Motorola-Designer Naras Iyengar auf dem Microprocessor Forum berichtete, ist Motorola besonders stolz darauf, dass der Chip trotz 33 Millionen Transistoren bei dem vorgesehenen Takt von mehr als 700 MHz (im 0,13-µm-Kupferprozess) weniger als 10 Watt verbraucht. (Andreas Stiller) (cp)