c't Labs: Die Kunst der Verpackung
Wenn es um neue Halbleiterchips geht, stehen Strukturgröße, Anzahl der Transistoren oder Mikroarchitektur im Vordergrund. Übersehen wird oft, dass auch in den unscheinbaren Chip-Gehäusen eine Menge Know-how steckt, das manche Neuerung erst praktisch nutzbar macht.
Die Fortschritte bei der Chip-Fertigung beeindrucken: Nach dem "Gesetz" des Intel-Mitbegründers Gordon Moore verdoppelt sich die Anzahl der Funktionen bei CMOS-Logikchips etwa alle zwei Jahre. Moore meinte damit zwar einerseits eher, dass die Chip-Entwickler diese Schlagzahl im Mittel einhalten müssen, um wirtschaftlich auf Dauer mithalten zu können. Und andererseits kann man sich trefflich streiten, ob bei "Moore's Law" auch riesige Caches mitzählen oder die vergleichsweise stumpfe Integration vom immer mehr gleichartigen Rechenwerken auf einem gemeinsamen CPU- oder GPU-Die (als Die bezeichnet man das Siliziumplättchen, also den eigentlichen Halbleiter). Klar ist jedenfalls, dass die Chips weiter an Rechenleistung und Funktionsumfang zulegen -- gerade die besonders sparsamen Systems-on-Chip (SoCs) für Smartphones und Tablets.
Im Schatten dieser Entwicklung steht der technische Fortschritt bei den Chip-Gehäusen, den "Packages". Dabei hat es auch in diesem Bereich enorme Fortschritte gegeben, etwa bei der Dichte der Kontakte – eben 2011 Stück in der LGA2011-Fassung – oder bei den Übertragungsfrequenzen. Bei PCI Express 3.0 treten Frequenzen von 4 bis 8 GHz auf, die zuverlässig über eine lösbare Verbindung fließen müssen. Das zeigt schon: Ohne Fortentwicklung beim Packaging wären viele Neuerungen der eigentlichen Chips gar nicht nutzbar. Nebenbei erklärt das auch, weshalb AMD und Intel ab und zu neue Prozessorfassungen einführen müssen.
Doch auch in unscheinbaren Alltagsprodukten wie SD- und vor allem Micro-SD-Karten verbergen sich kleine technische Wunderwerke. Die Chip-Aufschleifer von Chipworks zeigen, dass in einer Micro-SD-Karte von Sandisk neun Chips übereinanderliegen – vermutlich acht NAND-Flash-Dice mit je beispielsweise 32 GBit für 32 GByte und ein Die mit dem Controller, der die Flashes mit dem SD-Interface verbindet. Damit der Chip-Stack überhaupt in das flache Micro-SD-Gehäuse passt, sind die Dice "gedünnt", also auf 30 bis 50 Mikrometer Stärke abgeschliffen.
Außerordentlich kompliziert ist auch der Aufbau der sogenannten Die Carrier, also der kleinen Platinchen, auf denen die Dice moderner Prozessoren, Chipsatz-Bausteine und GPUs von AMD, Intel und Nvidia sitzen. Der Die Carrier verbindet das Silizium-Die mit den teilweise mehr als 2000 Kontaktflächen (Lands), Kontaktstifte (Pins) oder Lotkügelchen (Balls), mit denen der gehäuste Chip auf das Mainboard gelötet oder gesteckt wird. Das Die sitzt kopfüber (Flip-Chip) auf dem Die Carrier -- und schon die Fügetechnik beeindruckt: IBM hat dazu das Verfahren Controlled-Collapse Chip Connection (C4) entwickelt, denn die Abertausend winzigen Lotkugeln müssen ja gleichzeitig schmelzen und zuverlässig erstarren.
Der Die Carrier hat viele Metalllagen, um die vielen nötigen Verbindungen auch für hochfrequente Signale herstellen zu können. Das Material des Die Carrier muss dabei einen ähnlichen Ausdehnungskoeffizienten besitzen wie das Die, damit es nicht zu Rissen im Carrier, im Die oder in den Lotkugeln kommt. Nach dem C4-Prozess bringt man einen dünnflüssigen Kunststoff als Underfill zwischen Die und Die Carrier ein, der sich durch Kapillarwirkung zwischen den Lotkugeln verteilt und später aushärtet.
(Bild: Intel)
Der Die Carrier dient oft auch als Platine für winzige SMD-Bauelemente. An der Unterseite von LGA-Prozessoren von Intel sitzen meistens MLC-Chip-Kondensatoren (Multi-Layer Ceramic, MLC), um die schnellsten Spitzen von Stromschwankungen zu dämpfen. Bei den aktuellen Haswell-Prozessoren sind manche auch mit den in den Chip eingebauten Spannungswandlern verknüpft. Noch trickreicher realisiert Intel einige der für diesen Fully-Integrated Voltage Regulator (FIVR) nötigen Spulen: Sie stecken als speziell geformte Leiterschleifen in den Metalllagen des Die Carrier. (ciw) (ciw)
