Euphorisierende Multikerne

Inhaltsverzeichnis

Die Probleme der Halbleiterfertigung - hoher passiver Stromverbrauch, Kriechströme und Isolationsprobleme - werden zwar immer größer, aber, so skizzierte Chen, es gibt Lösungen, mit denen bestehende Technologien noch mindestens für die nächsten zehn Jahre skalierbar bleiben sollen. Bis zu einer Strukturdimension von 25 nm sieht Chen die CMOS-Halbleiterindustrie kontinuierlich weiter marschieren, solange sie eng mit den Schaltungsentwicklern kooperiert. Als nächstes sollen bald zuhauf neue Materialien Eingang in die Chips finden. Ganze sieben chemische Elemente wurden etwa Anfang der 90er Jahre für die Halbleiterproduktion verwandt, zählte Chen auf. Seit 2005 befänden sich bereits Dutzende neuer Materialien im Einsatz, in den nächsten Jahren werde sich die Zahl der zu erprobenden Elemente noch vervielfachen.

Insbesondere High-K-Dielektrika - neue isolierende Materialien zwischen den ladungsführenden Komponenten - kommt größte Aufmerksamkeit zu, da sie die „Tunneleffekte“ zwischen Transistoren drastisch verringern können. Hafnium gilt hier als das neue Wundermetall, verriet Chen. Es verbindet eine gute thermische Stabilität mit hoher Trägermobilität und der erwünschten Reduktion der Leckeffekte.

Eine zweite Maßnahme zur Verbesserung der Energie-Leistungsbilanz von Chips ist die vertikale Integration der aktiven Schaltelemente: Sie werden aufeinander gestapelt, was die Übertragungswege verkürzt und Latenzzeiten drastisch verringert. IBM erforscht außerdem, wie sich Schaltungen in verschiedenen Prozesstechnologien - jeweils individuell optimiert - integrieren lassen. Chen schilderte, wie dabei mit einem Hilfs-Wafer eine Schaltungsschicht vom ursprünglichen Substrat getrennt und auf eine zweite Schaltung geschichtet wird.

Obgleich IBM mit hohem Aufwand neue Technologien wie Nanoröhren, Spintronic und Quanten-Computing erforscht, erteilte der Fellow aus IBMs Halbleiterableger diesen Alternativen eine Absage. Noch gäbe es beispielsweise keine Lösungen, um Kohlenstoff-Nanoröhren in hochintegrierten Schaltungen zu verwenden. Für Spintronics und Quanten-Bits werde man gar noch mindestens die nächsten zehn Jahre brauchen, um allein die Machbarkeit der Schaltelemente zu beweisen. Einzig im Bereich der Sensoren sieht Chen ein Einsatzfeld für die Nanotechnologie, nicht jedoch bei IT-Komponenten. Dafür bestehe auch keine Notwendigkeit: „Moores Law besteht noch lange genug, um neue Skalierungslösungen auszutüfteln.“

Nach Chens Einstimmung schilderten Infineon-Vorstandsmitglied Hermann Eul und Ken Kutaragi, Chef von Sony Computer Entertainment, die Marschpläne für ihre jeweiligen Märkte. Bei Infineons neuestem Mobilfunk-Chip für GSM und GPRS wurden Analogfunktionen zusammen mit Basisband- und Applikationsprozessoren auf dem gleichen Chip integriert. Sind hier spezielle Funktionen noch auf dedizierte Prozessorblöcke verteilt, gehe der Trend jedoch zur Clusterung gleichartiger, paralleler CPUs, bemerkte Eul. Mehrere Mobilfunkstandards zu integrieren sei schon ein Problem, bekannte der Manager des größten deutschen Chip-Herstellers. Und künftig kämen für Handys noch weitere Nahfunkverfahren wie UWB zum schon verbreiteten Bluetooth hinzu. Mittelfristig ist man im Nahfunk auf Datenraten von mehreren GBit/s aus, etwa im 60-GHz-Band (siehe S. 66, c't 5/06).

Wie womöglich über eine Milliarde Transistoren in ein Ein-Chip-Modul zu quetschen seien, darüber sei noch zu grübeln, aber Eul ist zuversichtlich, dass gegen 2009 jährlich eine Milliarde Mobiltelefone mit solchen Chips verkauft werden.

„Playstation-Vater“ Kutaragi sieht die Hardware-Zukunft wesentlich radikaler und Spielkonsolen als ihre Schrittmacher. Beim Wechsel von der Emotion Engine der Playstation 2 auf den Cell-Chip der im Frühjahr erwarteten dritten Generation setzt Sony voll auf parallelisierte Grafikströme. Die von Grafikbeschleunigern und Embedded-RAM umgebene RISC-CPU wurde durch einen symmetrischen Cluster von Vektorprozessoren abgelöst. Durch den langen Produktlebenszyklus der Spielerechner sei ein kontinuierliches Schrumpfen der Chip-Plattform über mehrere Generationen möglich, erklärte Kutaragi. Die Cell-Konsole werde damit zum Schrittmacher für die Konvergenz von Supercomputern und Echtzeitanwendungen wie Unterhaltung und Kommunikation. Haushaltsgeräte würden künftig ebenso wie Roboter und Fahrzeuge computerisierte Augen und Ohren erhalten, prophezeite der Sony-Mann.

Kernkompetenz

Wie nachhaltig die Branche vom Multiprozessortrend geprägt wird, zeigte sich daran, dass die Prozessorhersteller ausnahmslos über Mehrkerne referierten, von Uniprozessoren war so gut wie nichts zu hören.

Intel will mit dem Dual-Core-Chip Tulsa die Leistung der Server-Prozessoren weiter vorantreiben, aber gleichzeitig den Stromverbrauch begrenzen. Beide Kerne des Prozessors verfügen über Hyper-Threading und Virtualisierungstechnik Vanderpool. Jeder hat seinen eigenen L2-Cache von 1 MByte, darüber hinaus ist in Tulsa noch ein gemeinsamer L3-Cache von 16 MByte implementiert, der mit der Cache-Schutztechnik Pellston versehen ist. Diese sorgt unter anderen dafür, dass eine Cache-Line, bei der gehäuft Fehler auftreten, einfach im laufenden Betrieb abgeschaltet und aus der Verwaltung herausgenommen wird.

Um den Energiebedarf des Cache zu begrenzen, hat Intel für ihn eine eigene Spannungsversorgung vorgesehen. Im aktiven Zustand wird beim Cache-Zugriff jeweils nur knapp ein Prozent des L3-Array mit Strom versorgt. Im passiven Zustand lässt sich der L3-Cache in einen Schlafmodus versetzen, was 0,75 Watt pro MByte an Leckleistung sparen soll. Das Abschalten einer Cachehälfte spart demnach drei Watt. Insgesamt schluckt der gesamte Cache-Speicher maximal zwölf Watt, wovon rund 90 Prozent auf Leckströme entfallen, erläuterte Nimish Modi von Intels Enterprise Group. Die erstmals eingesetzten NMOS-Schlaftransistoren im Cache von Serverprozessoren reduzieren zwar dessen Performance um rund zehn Prozent, halbieren aber die Verlustleistung.

Tulsa wird in einem 65-Nanometer-Prozess hergestellt und soll mit bis zu 3,4 GHz Taktfrequenz laufen. Für eine Kernspannung von 1,25 Volt gibt Intel einen maximalen Verbrauch (TDP) von 165 Watt an, im typischen Betrieb seien es 110 Watt. Der mit über 1,3 Milliarden Transistoren bisher aufwendigste x86-Prozessor soll ab der zweiten Jahreshälfte vom Band laufen.

AMDs Gegenstück, der Doppelkern-Opteron für Server, wird noch im aktuellen 90-nm-SOI-Prozess in der Fab 30 in Dresden hergestellt. Er kommt ohne L3-Cache aus und braucht daher nur 243 Millionen Transistoren (auf 220 mm²). Der L2-Cache beträgt wie beim Tulsa 1 MByte pro Kern. Der Opteron-Chip, dessen Athlon-64-Bruder vielleicht schon zur CeBIT herauskommt, unterstützt DDR2-800-Hauptspeicher (PC2-5300) mit einer Datenrate von 12,8 GByte/s. Er hat insgesamt 1207-Anschlüsse (LGA-Pads für Sockel F) - was da neben DDR2 noch herausgeführt wird, ließ AMD weiterhin offen. Bei einer Taktfrequenz von 2,6 GHz soll er sich bei 1,35 Volt Grundspannung mit 95 Watt typischer Leistungsaufnahme begnügen. Beim Absenken der Versorgungsspannung auf 1,1 Volt prognostiziert AMD einen insgesamt dreimal geringeren statischen Leckstrom.

Mit mehreren Vorträgen lenkte IBM das Augenmerk auf kommende Versionen der Power5/Power6-Architektur: Power6-CPUs sollen in 65-Nanometer-Prozessen hergestellt werden und als erste die 4-GHz-Takt-Marke knacken. Im Vortrag sprachen die IBM-Ingenieure Joel Tendler und Brad McCready gar von bis zu 5,6 GHz. Und der Takt soll nicht durch eine Verlängerung der Pipeline wie bei Intels Netburst „hochgezaubert“ werden - sie bleibt so lang wie beim Power5 -, sondern durch andere Tricks und Verbesserungen.

Voraussichtlich wird der Power6 abweichend von der ursprünglichen Roadmap aber nur zwei Kerne besitzen. Er soll zwar gut dreimal so viele Transistoren wie Power5+ enthalten, also etwa 750 Millionen - das sei aber hauptsächlich zusätzlicher Cache, beteuerten die IBM-Ingenieure -, vielleicht pokern sie ja auch nur. Trotz höherem Takt soll der Stromverbrauch verglichen mit dem Power5+ niedriger sein. Für die Integer- und Gleitkommarecheneinheiten stellten die IBM-Ingenieure die Ergebnisse der Energiesimulationen vor: Bei 1,1 Volt und 4 GHz sowie 100prozentiger Auslastung bestimmten sie 160 respektive 310 mW - wahrlich recht wenig.

Nebenbei betonte IBM, dass man am PowerPC970 trotz Apples Absprung festhalten wolle. In der Konferenz erläuterte IBM am kürzlich eingeführten Dual-Core-970MP das Messverfahren für die Energieverteilung auf dem Chip und ließ auch ein paar bislang noch unveröffentlichte SPEC-Performancewerte für den Einzelkern verlauten: 1677 SPEC_int_2000 und 2368 SPEC_fp_2000. Vor allem aber gaben IBM und Freescale bekannt, dass man hinfort wieder enger zusammenarbeiten wolle. Freescale ist jetzt der von IBM im letzten Jahr gegründeten Power.org-Initiative beigetreten.

Kunststoff-Chips ...

Multicore-Prozessoren standen auf der ISSCC zwar im Vordergrund, aber es gab auch Neuigkeiten zu interessanten anderen Halbleitern, etwa für die biologischen und biotechnischen Bereiche (siehe dazu S. 68, c't 5/06). Und es gibt auch zunehmend Konkurrenz zum Silizium, etwa die Polymere.

Philips stellte beispielsweise ein RFID-Transponder-Inlay auf Polymerbasis vor. Der auch mit Mitteln des Bundesforschungsministeriums entwickelte Prototyp besteht aus RFID-Chip und Antenne für die Frequenz 13,56 MHz, die auf ein 0,25 µm dickes Polymersubstrat gedruckt werden. Diese Vorgehensweise verspricht erhebliche Kosteneinsparungen, weil sie außer der aufwendigen Halbleiteraufbereitung auch die separate Kontaktierung mit einer Antenne vermeidet. Die Erlanger Firma PolyIC berichtete in einer Machbarkeitsstudie über passive Transponder auf einem biegsamen Polyestersubstrat für Standard-Druckverfahren. Die Elektroden ihrer Transistoren bestehen aus einer 40 nm dicken Goldschicht. Noch können ihre Transponder keine Daten speichern, sondern dienten zur Untersuchung der Produzierbarkeit von organischen RFID-Schaltungen. Ziel all dieser Techniken ist es, den Transponder später direkt auf die Artikelverpackung drucken zu können.

---

Mini-Atomkraftwerke

Die SonicMEMS-Arbeitsgruppe der Cornell-Universität nutzt die Energie der von einem Nickel-63-Dünnfilm ausgehenden Betastrahlung für einen winzigen Stromgenerator. Anders als bei radiothermischen Generatoren, die bei Raumsonden für sonnenferne Expeditionen zum Einsatz kommen, versetzt der Radioisotope Power Generator (RPG) mit Hilfe der Betastrahlung einen piezoelektrischen Wandler aus Bleizirkonat-Titanat in resonante Schwingungen. Dabei laden die Beta-Partikel einen Arm eines stimmgabelförmigen Kondensators elektrostatisch auf, und die dadurch entstehende Coulomb-Kraft verformt diesen Arm immer weiter, bis es zum Kurzschluss kommt. Daraufhin schwingt der Kondensator-Arm in seine Ruheposition zurück und verursacht im Piezo-Wandler periodisch einen Spannungspuls.

Der RPG soll sich in einem Volumen von weniger als einem Kubikmillimeter realisieren lassen und mit einer Wandlungseffizienz von rund 2,7 Prozent die Strahlungsenergie des Radioisotops weit besser ausnutzen als andere Konzepte. In San Francisco stellten die Forscher eine optimierte Version mit zusätzlichem Betavoltaik-Wandler vor, der die Effizienz sogar auf 30 Prozent steigert. Der RPG soll über lange Zeiträume Leistungen zwischen ein und zehn Mikrowatt liefern - die Halbwertzeit von Nickel-63 liegt bei etwa 100 Jahren. Die verwendete Strahlungsquelle hat eine Aktivität von rund einem halben Millicurie (18,5 MBq).

Die Entwicklung des RPG wird vom US-Verteidigungsministerium gefördert und könnte dramatische Fortschritte bei Sensornetzen aus autonomen, untereinander drahtlos kommunizierenden Microcomputern, so genanntem elektronischen Staub, bewirken. Zurzeit können solche Sensoren wegen der erforderlichen Batterien nicht kleiner ausfallen als einige Kubikzentimeter. (as)