Prozessorgeflüster

Zwar war von der Flaggschiffklasse Itanium schon lange bekannt, dass die nächste Vier-Kerne-Generation mit Codenamen Tukwila zwei FBDIMM-Speichercontroller und mehrere serielle Links (CSI) aufbieten wird, bei den geplanten Workstation- und Desktop-Prozessoren hüllte sich Intel aber diesbezüglich bislang in Schweigen beziehungsweise wiegelte geflissentlich ab. So sprach Intels Chef der Digital Enterprise Group, Pat Gelsinger, davon, dass für Desktop-PCs mit nur einem Prozessorsockel ein im Prozessor integrierter Speichercontroller nicht so arg viel Sinn mache. Ähnliche Sinnargumente führte Gelsinger einst auch gegen 64 Bit im Desktop-Bereich an, und das offenbar bis heute völlig zu Recht, wie das immer noch trostlose Schattendasein von XP und Vista in der 64-Bit-Ausführung anschaulich vor Augen führt. Aber wenn der Konkurrent erfolgreich mit dem Argument „Freedom of Choice“ wirbt, kann Intel nicht längere Zeit hintanstehen und nimmt dann lieber den Vorwurf des Epigonen, also des unschöpferischen Nachäffers in Kauf.

Emissionshandel ...

Allerdings lässt sich Intel mit der Integration des Speichercontrollers in die IA32/Intel-64-Linie noch etwas Zeit, erst die übernächste Prozessorgeneration Nehalem soll damit etwa gegen Ende 2008 auftrumpfen. Zunächst ist für Ende dieses Jahres Penryn angesagt, der erste Prozessor in 45-nm-Technik. Vorrangig handelt es sich bei Penryn zwar nur um einen verkleinerten Merom - aber es gibt neben dem neuen Herstellungsprozess, den schon angekündigten neuen Befehlen, größeren Caches und höheren Taktraten auch ein paar Neuerungen, die Gelsingers Mitarbeiter, Vizepräsident Stephen L. Smith, erst jetzt in einer Telefon-Konferenz verriet. So wurde die Division deutlich beschleunigt, statt zwei Bits pro Iteration errechnet Penryn gleich derer vier (Radix-16-Division). Und aus der einfachen SSE-Shuffle-Unit wurde eine Super-Shuffle-Unit, die in einem einzigen Takt Bytes packen, entpacken, einfügen oder umordnen kann. Ferner wurde die Virtualisierung beschleunigt (schnellerer Übergang zwischen Hypervisor und den virtuellen Maschinen) und die beiden Cores können nun ähnlich wie beim CO₂-Emissionshandel um TDP feilschen: Wenn der eine nichts zu tun hat, darf der andere mehr verbrauchen und folglich höher takten. Das verbessert die Single-Thread-Performance. Und für die mobile Version des Penryn hat Intel einen neuen, noch weit tieferen Tiefschlafmodus kreiert, bei dem die Leckverluste der Transistoren so gut wie keine Rolle mehr spielen sollen.

Zum Penryn-Nachfolger Nehalem verriet Smith noch nicht so arg viel Konkretes, nicht einmal, ob der Speichercontroller nun FBDIMM oder DDR2/3 unterstützen soll. Er wies aber darauf hin, dass vielfältig skalierbare Designs geplant sind, von einem bis zu acht Kernen, mit verschiedenen Cachegrößen und Speichercontrollern, möglicherweise unterschiedlich mit FBDIMM für Workstations und DDR3 für Desktop-PCs und Notebooks.

Mit Speichercontrollern on Board ist ein herkömmlicher Bus nicht mehr sinnvoll und so wie das AMD-Vorbild wird Intel entsprechend zu Hypertransport eigene serielle Links namens CSI (Common System Interface) einführen. CSI und Speichercontroller sollen weitreichend skalier- und konfigurierbar sein. Mehr weiß man zu CSI aber noch nicht. Ob das Protokoll wohl noch das A20-Gate unterstützt, so wie AMDs Hypertransport auch? Schließlich findet man dieses Relikt aus ururalten PC-Zeiten immer noch als Wurmfortsatz selbst im nagelneuen Xeon 5360 (im Apple Mac Pro) und dem Core 2 Extreme QX6800 (mit 2,93 GHz), dort auf Pad K3. Und da dürfte das Signal auch beim Penryn noch zu finden sein.

... und kalte Fusion

Bei Nehalem wird jedoch alles anders. Der jüdische Name lässt auf ein weiteres Design aus Haifa schließen - aber weit gefehlt: Nehalem ist ein kleines Örtchen in Oregon, in der Nähe von Tillamook und Willamette River. Für den danach benannten Prozessor zeichnet also die oregonische Entwicklermannschaft in Hillsboro verantwortlich, die auch schon den Pentium 4 „verbrochen“ hatte. Und so verwundert es nicht, dass mindestens eine nette Idee der NetBurst-Architektur beim Nehalem wieder auftaucht, das Hyper-Threading. Ansonsten soll die Architektur vierfach skalar sein, wie die aktuelle Core-Architektur auch.

Optional kommt aber noch ein weiteres, von AMD ebenfalls bereits angekündigtes Designziel hinzu: der integrierte Grafikcontroller. Wie bei AMD/ATIs Fusion zielt Intels „High Performance Integrated Graphics Engine“ primär auf Notebooks und auf die Client-Rechner im Büro. High-End-3D-Grafik bleibt also weiterhin die Domäne externer Karten, etwa um besonders schnell die hier üblichen Unmengen von Polygonen rendern zu können. Mit ihren SSE-Einheiten könnten die CPUs aber gut mithelfen. Und so will Intel den Befehlssatz abermals durch neue Multimedia-SSE4- und ATA-Befehle erweitern. ATA steht hier nicht für eine direkte Festplattenanbindung, sondern für Application Target Accelerator. Das sind Erweiterungen des Integer-Befehlssatzes, die gegebenenfalls über zusätzliche Einheiten abgewickelt werden (oder doch nur langsam per Mikrocode, das bleibt abzuwarten). Schon Penryn hat zwei solcher AT-Acceleratoren eingebaut: CRC32 und POPCNT. Ersteres liefert eine CRC-Prüfsumme und POPCNT, auch Hamming-Gewicht genannt, zählt die Zahl der Einsen in einem Datenwort. Auch AMDs Barcelona wird unter anderem einen POPCNT-Befehl bieten, aber offenbar nicht binärkompatibel zu Intels Gegenstück.

Dass AMD diese oder jene Technik schon viel früher in petto hatte, ist zwar gut für den Ruf, verkauft aber auf lange Sicht keinen Prozessor mehr. Im Moment muss sich AMD ohnehin mit Kampfpreisen wehren (Seite 18), um überhaupt noch am Ball bleiben zu können, was Umsatz und Gewinn deutlich nach unten drückt. Das Unternehmen sprach in einer Warnmeldung von neun Prozent weniger Umsatz als im gleichen Quartal des Vorjahres. Es gibt jetzt den auf 3 GHz beschleunigten DC-Opteron, aber eine nachhaltige Besserung der Situation wird wohl erst der „echte“ Quad-Core Barcelona bewirken und zunächst auch nur im Serversegment. Der dürfte aber erst in der zweiten Jahreshälfte marktreif sein. Doch schon kursieren von seinem Nachfolger Shanghai im neuen Sockel F+ Gerüchte, etwa dass es davon ein Multichip-Modul mit acht Cores unter dem Namen Montreal geben soll. Das veröffentlichte jedenfalls Charly Demerjian von „The Inquirer” am 1. April. (as) (as)