IDF: PCIe 4.0 läuft, PCIe 5.0 in Arbeit

Das IP-Unternehmen Synopsys zeigt auf dem IDF ein lauffähiges PCIe-4.0-System. Es bestand aus einer Testplattform von Teledyne LeCroy und einem FPGA, der den hauseigenen PCIe-IP-Baustein simulierte – es sprechen also Komponenten unterschiedlicher Hersteller miteinander. In früheren Tests habe man auch bereits erfolgreich Interoperabilitätstests mit Systemen von Mellanox abgeschlossen, so Synopsys. Auch bei der Geschwindigkeit – PCIe 4.0 verdoppelt die Bandbreite von PCIe 3.0 – sei man bereits nah am praktischen Maximum.

Dass man PCIe 4.0 bereits lauffähig zeigen könne, obwohl sich Intel (und andere CPU-Hersteller) bislang nicht konkret zu einer Unterstützung geäußert haben, liegt an einem Paradigmenwechsel. Bei PCIe 1.0, 2.0 und 3.0 haben Intel & Co. vorgelegt, doch bei den Peripherieherstellern wusste (abseits vielleicht von Grafikkarten) keiner so recht etwas anzufangen mit der hohen Bandbreite. Bei PCIe 4.0 sind hingegen die Peripheriehersteller die treibende Kraft: Netzwerk- und Storage-Controller fordern alles an Bandbreite ein, was sie bekommen können.

Die hohe Nachfrage liegt unter anderem darin begründet, dass sich mit M.2 und U.2 zwei Verbinder-Formate etabliert haben, die nur vier PCIe-Lanes bieten. CPU-seitig ist die Anzahl der Datenleitungen aus einem Prozessor begrenzt, sodass der Notebook- oder Mainboard-Hersteller festlegen muss, wieviele USB- und PCIe-Leitungen er denn gerne hätte. Viele USB-Ports bedeuten weniger PCIe-Lanes, sodass man die verfügbaren mit möglichst hoher Bandbreite fahren möchte – oder man kann schlicht doppelt so viele Peripheriegeräte mit voller Geschwindigkeit anbinden.

Bezüglich eines Startzeitpunktes von PCIe 4.0 gab sich Synopsys bedeckt. Immerhin verriet das Unternehmen, dass man seine IP bereits an etliche Abnehmer lizenziert hätte, die um den Jahreswechsel herum erste Chips fertig haben wollen. All der Entwicklungsaufwand würde sich wohl kaum rentieren, wenn es im nächsten Jahr nicht auch entsprechende Gegenstellen gäbe. Zudem gab Synopsys zu bedenken, dass es auch nicht unbedingt x86-Server sein müssen, in denen PCIe 4.0 debütiert.

PCI-SIG arbeitet an PCIe 5.0

Obwohl PCIe 4.0 noch nicht im Handel ist, denkt das Standardisierungsgremium PCI-SIG bereit an dessen Nachfolger PCIe 5.0. Auch wenn man sich diesbezüglich noch in einer sehr frühen Phase befinde, so sei doch klar, dass auch PCIe 5.0 weiterhin auf Kupferleitung setzen werde: Die Kosten-Nutzen-Rechnung sei bei optischen Verbindungen schlicht deutlich schlechter.

Völlig offen sei hingegen, ob man erneut eine Verdopplung der Bandbreite erreichen könne. 32 GT/s wären zwar ein Wunschdenken, doch möglicherweise stehen später auch nur 25 GT/s in der Spezifikation. Oder aber das Maximum hängt von der jeweiligen Verbindung ab: Eventuell bekommt man 32 GT/s nur bei kurzen Wegen zwischen verlöteten Chips auf einer Platine und 25 GT/s, wenn die Daten über eine Steckverbindung laufen müssen.

Auch bei PCIe 4.0 sind Steckverbindungen ein Problem: Man erreicht 16 GT/s nur dann, wenn maximal eine Steckverbindung im Leitungsweg liegt. Bei zwei Steckverbindungen, wie sie in Servern mit zwischengeschalteten abgewinkelten Riser-Karten üblich sind, muss die Karte einen aktiven Repeater bieten. PCIe 3.0 läuft hingegen auch über passive Riser-Karten mit voller Geschwindigkeit. (mue)