Grafikspeicher: Samsung baut 24 GByte große HBM2-Stacks
Samsung erhöht die Anzahl der maximal möglichen DRAM-Speicherlagen von acht auf zwölf und kann damit besonders große HBM2-Module herstellen.
HBM2-Chip von SK Hynix (Symboldbild)
(Bild: Carsten Spille/c't)
Mit Hilfe von 60.000 Durchkontaktierungen (Through Silicon Vias, TSVs) in den Speicherchips kann Samsung 12 DRAM-Lagen übereinanderstapeln. Die weiterentwickelte TSV-Technik kommt zuerst bei HBM2-Grafikspeicher zum Einsatz: Bei einer Kapazität von 16 Gigabit pro Lage ergeben zwölf Schichten ("12-Hi") eine Gesamtgröße von 24 GByte.
Die Spezifikation der JEDEC Solid State Technology Association sah bereits ab Ende 2018 solch große HBM2-Stacks vor, allerdings konnten die Hersteller bisher nur maximal acht Speicherchips stapeln. Durch einen gesunkenen Abstand zwischen den einzelnen DRAM-Lagen bleibt die Gesamthöhe eines 12-Hi-HBM2-Stacks zu einem bisherigen 8-Hi-Modell mit acht Lagen identisch – 720 Mikrometer gibt Samsung an. Da die Daten einen kürzeren Weg pro DRAM-Chip zurücklegen müssen, spricht Samsung von kürzeren Latenzen. Außerdem soll die Leistungsaufnahme geringer ausfallen als bei bisherigen HBM2-Modulen.
96 GByte Grafikspeicher mit 4096 Datenbahnen möglich
Dank der identischen Bauhöhe könnten Chiphersteller ihre bisherigen GPUs und FPGAs theoretisch mit dem neuen HBM2-Speicher ausstatten, um die Speicherkapazität zu erhöhen. AMD und Nvidia verkaufen für Datacenter und Server Radeon-Instinct- beziehungsweise Tesla-Beschleunigerkarten mit vier HBM2-Modulen an 4096 Leiterbahnen. An einem solchen Interface ließen sich mit dem neuen Stapelspeicher 96 GByte RAM koppeln.
Samsung vergleicht die kommenden HBM2-Module mit den aktuellen 8-GByte-Versionen (8-Hi mit 8-GBit-Chips, Codename Aquabolt). Die dritte Generation mit dem Codenamen Flashbolt erhöhte die Kapazität mit acht 16-GBit-Chips bereits auf 16 GByte, befindet sich aber noch nicht in der Serienproduktion. Flashbolt erreicht Übertragungsraten von 3,2 GBit/s pro Pin, was 410 GByte/s für ein komplettes HBM2-Modul mit 1024 Pins ergibt – die 24-GByte-Varianten sollten mindestens genauso schnell sein. Die vierte Generation, Icebolt genannt, soll künftig 4,0 GBit/s beziehungsweise 512 GByte/s erreichen. (mma)
