Kleine Fortschritte bei offenen RISC-V-Grafikprozessoren
Der RISC-V Summit zeigt weitere Schritte zu Systems-on-Chip mit offengelegter ISA und GPU-Kernen.
PC-Grafikkarten
(Bild: c't/Christof Windeck)
Die offene Befehlssatzarchitektur RISC-V kommt mittlerweile in einigen Mikrocontrollern, Prozessoren sowie als eingebetter Controller-Kern in Grafikchips zum Einsatz. Ein System-on-Chip (SoC) mit RISC-V-Kernen und GPU ist aber noch nicht auf dem Markt, aber der RISC-V Summit zeigt Fortschritte auf dem Weg dorthin.
Die griechische Firma Think Silicon stellt den Intellectual-Property-(IP-)Kern NEOX|V vor, eine 3D-GPU mit 4 bis 64 RV64GC-Kernen, die unter anderem OpenGL ES und Vulkan unterstützen soll. Think Silicon hat bisher proprietäre GPU-IP-Kerne vom Typ NEMA im Angebot, die vor allem für sparsame IoT-Chips gedacht sind.
Pixilica und GOWIN Semiconductor planen weiterhin, eine Projektgruppe für eine Erweiterung der RISC-V ISA für 3D-Grafik zu etablieren.
Das Projekt Libre RISC-V M-Class zielt auf eine Art Software-GPU, die beispielsweise die neuen Vektor-Rechenwerke RISC-V Vector Extensions (RVV) zur Hardware-Beschleunigung von 3D-Algorithmen nutzt.
RISC-V plus kommerzielle GPU
Im Rahmen der noch jungen OpenHW Group entwickelt NXP einen SoC-Prototyp für die Fahrzeugelektronik (Automotive) namens Core-V Chassis SoC. Dabei nutzt NXP einerseits die Technik der hauseigenen ARM-SoCs i.MX und andererseits die RISC-V-Kerne CV64A (64-Bit, RV64GC) und CV32E (RV32IMFCX) auf Basis der PULP-Entwicklungen der ETH Zürich. Das Core-V Chassis SoC soll auch 2D- und 3D-GPU-Kerne enthalten; in den bisherigen i.MX-Chips kommen etwa GPU-Kerne der US-Firma Vivante zum Einsatz.
Das Tape-out für das Core-V Chassis SoC ist im zweiten Halbjahr 2020 geplant; der Chip soll auch USB 2.0, Gigabit Ethernet, PCI Express sowie die MIPI-Interfaces DSI und CSI für Displays und Kameras enthalten.
Schon seit einigen Monaten lassen sich proprietäre PowerVR-GPU-Kerne von Imagination Technologies im Rahmen des DesignShare-Angebots von SiFive mit RISC-V-Prozessorkernen kombinieren. Bisher ist aber nicht bekannt, ob bereits ein Chip-Entwickler diese Möglichkeit nutzt.
RISC-V in der GPU
(Bild: Nvidia)
Schon länger ist bekannt, dass Nvidia einen RISC-V-Kern als "Falcon"-Controller (FAst Logic CONtroller) in kommende GPUs einbauen will. Auch im experimentellen Multi-Chip-Modul RC18 (PDF-Datei) für KI-Algorithmen setzt Nvidia auf RISC-V.
Auch Imagination Technologies (Imgtec) baut in die kürzlich angekündigten PowerVR-Nachfolger-GPUs IMG A-Series einen "Firmware Processor" mit RISC-V-Technik ein.
Mehr zur offenen Befehlssatzarchitektur RISC-V:
(ciw)
