RV64X: Quelloffene RISC-V-Grafikeinheit in Entwicklung

Ein Team von Hardware-Architekten rund um die Firma Pixilica entwickelt eine quelloffene Grafikeinheit für Systems-on-Chip mit dem Prozessorbefehlssatz RISC-V – RV64X genannt. Als Entwicklungsbasis dient der bereits von RISC-V spezifizierte Vektor-Befehlssatz, um den eine komplette GPU entworfen wird.

Geplant ist ein kleiner RISC-V-CPU-Kern mit angedockter RV64X-GPU, der sich beliebig oft in einem Chipdesign unterbringen lässt. Entwickler können auf Wunsch eine stärkere, eigene RISC-V-CPU als Hauptprozessor davorsetzen oder das Standarddesign allein verwenden. Zudem will Pixilica eine Vorzeige-Implementierung offenlegen, die sich an spezielle Bedürfnisse anpassen lässt.

Günstige Standard-GPU

RV64X ist für programmierbare Logikchips (FPGAs) und anwendungsspezifische integrierte Schaltungen (ASICs) gedacht, um dort 3D- beziehungsweise auch Compute-Berechnungen zu übernehmen und ein Display-Bild auszugeben. Bisher sind RISC-V-Prozessoren für eine Bildausgabe auf zugekaufte – und proprietäre – GPUs von Drittanbietern angewiesen, wenn man nicht die Ressourcen in eine Eigenentwicklung steckt. Der Einplatinencomputer BeagleV etwa kommt künftig mit einem Grafikchip von Imagination Technologies daher.

Zum Start sind Low-End-GPUs mit RV64X-Befehlssatz geplant, später könnten aber auch leistungsstärkere Varianten kommen. Bis zu einer ersten Implementierung dürften mindestens zwei Jahre vergehen, wie das Nachrichtenportal EE Times anmerkt.

Pixilica sieht Shader-Kerne vor, die mit Fest- und Gleitkommazahlen bis 32 Bit Tiefe (FP32) umgehen können. 8-bittige Integer-Operationen (INT8) eignen sich zudem beispielsweise zum Ausführen neuronaler Netze (Inferenz). Die Programmierung soll zunächst über die Grafik-API Vulkan möglich sein; OpenGL und DirectX folgen.

(mma)