Die Prozessor-Monsterparade
Nicht nur AMDs Hammer-CPU, auch andere Prozessoren gehen dazu über, den Speichercontroller zu integrieren und eine schnelle Verbindung vorzusehen.
Nicht nur die neu vorgestellte AMD-Hammer-CPU, auch andere Workstation-/Server-Prozessoren gehen dazu über, den Speichercontroller mit im Prozessor zu integrieren und eine schnelle Verbindung (Bus oder Link) zwischen mehreren Prozessoren vorzusehen. So stellte Sun auf dem Microprocessor Forum den UltraSparc IIIi vor, der mit seinem Codenamen Jalapeno Erinnerungen an ein untergegangenes PC-Prozessor-Design von Cyrix weckt. Suns Jalapeno bietet einen ähnlichen Aufbau wie der AMD Hammer: 64 KByte L1-Datencache, 1 MByte L2-Cache, ein integriertes 128-bittiges DDR-SDRAM-Interface; eine schnelle Verbindung zwischen den Prozessoren heißt hier JBUS. Der L1-Instruktionscache ist allerdings mit 32 KByte etwas kleiner. Am JBUS hängt auch die PCI-Doppel-Bridge Tomatillo, die mit eigenen Caches und Prefetch-Logik ausgestattet ist und die bei 64 Bit/66 MHz auf zwei PCI-Bussen gleichzeitig mehr als 500 MByte/s bewältigen kann. Mit einem anvisierten SPECint2000-Wert von 550 bleibt der 1,4-GHz-Chip allerdings deutlich unter dem verkündeten Hammerwert von rund 1400.
Besonders vielfältig ist das Angebot des nach dem Kauf von Compaq neuen IT-Marktführers HP, der neben Itanium und PA-RISC jetzt via Compaq auch noch mit dem Alpha-Prozessor im Servergeschäft ist. Zwar ist das Ende von Alphas Lebenszeit schon besiegelt, doch zuvor will Compaq noch eine weitere Alpha-Generation fertig stellen. Der 21364 (EV7) hat ebenfalls einen Speichercontroller integriert, in diesem Fall für Rambus. Vier 32-bittige Links (6,4 GByte/s) verbinden die Prozessoren miteinander. Der integrierte L2-Cache verfügt über 1,75 MByte und ist lustigerweise siebenfach assoziativ. Der 400 mm2 große Chip verbraucht bei 1,2 GHz Takt 155 Watt und soll im dritten Quartal 2002 verfügbar sein. Mit seinen SPEC-Werten (SPECint2000: 804, SPECfp2000: 1253) steht er dann ziemlich genau auf dem gleichen Niveau wie IBMs Power4 bei 1,3 GHz, der Anfang Oktober in beschränkter Auflage "early shipment" in IBMs eServer-Serie (Regatta-Systeme) auf den Markt gekommen ist.
IBMs Power4 ist ein Doppelprozessor auf einem Die – das kann HP aber auch. Das neue Zweiprozessorgespann mit Namen Mako will mit seinen 300 Millionen Transistoren (365 mm2) Intels McKinley die Krone des größten Prozessors wieder entreißen. Mako bietet zwei vollständige PA8700-Cores, die jeweils riesige L1-Caches von 750 KByte sowohl für Instruktionen, als auch für Daten enthalten. Der gemeinsame L2-Cache von 32 MByte ist als DRAM (DDR-ESRAM) extern über einen schnellen Backside-Bus (mehr als 10 GByte/s) angekoppelt. Den Migrationswillen zu IA64 zeigt HP durch die Wahl des Systembus an, denn der ist kompatibel zum McKinley (128 Bit, 200 MHz double pumped, 6,4 GByte/s). Somit lassen sich die Prozessormodule in den Systemen austauschen. SPECint/fp schätzt HP beim Zieltakt von 1 GHz auf 900 bis 1000. Der für das zweite Quartal 2002 vorgesehene McKinley dürfte bei gleichem Takt nur auf circa 700 bis 750 SPECint2000 kommen. Gute Aussichten also für AMD, mit dem deutlich schnelleren Hammer-Prozessor im nächsten Jahr im Servergeschäft Fuß zu fassen – sofern der Prozessor auch, wie von AMD verkündet, Ende 2002 lieferbar ist. (as/c't) / (jk)
