GDDR6W-RAM: Doppelte Speichermenge im kleineren Paket

GDDR6-Speicher erhält eine zweite Weiterentwicklung neben hochgetaktetem GDDR6. Samsung hat zusammen mit dem Unternehmensverbund JEDEC GDDR6W spezifiziert, das den Aufbau eines Speicherbausteins verändert. Daraus resultierend verdoppelt sich die Kapazität eines Bausteins – die Verdoppelung der Übertragungsgeschwindigkeit ist hingegen ein Papiertiger.

Im Falle von GDDR6W stapelt Samsung zwei Speicherlagen übereinander. Um Platz zu sparen, verzichtet der Hersteller auf das bisherige organische Substrat als Träger und setzt die Speicherchips stattdessen noch während der Fertigung auf einen Silizium-Wafer. Anschließend werden Bauteile mit mehreren Speicherchips nebeneinander aus dem Wafer geschnitten. Letzterer dient zur Verschaltung der Speicherchips, ähnlich wie Silizium-Interposer etwa bei AMDs Vega-Grafikkarten. Mit Silizium sind feinere Verdrahtungen möglich, sodass zwei Lagen (für zwei Chipebenen) flacher sind als ein klassisches Substrat.

Samsung nennt die Technik Fan-Out Wafer-Level Packaging (FOWLP). Zwei Wafer-Lagen sind notwendig, weil GDDR6(W) keine sogenannten Through-Silicon Vias (TSVs) vorsieht, die die Speicherlagen unter- und miteinander verbinden. Die Ansprechlogik wird derweil nicht überarbeitet. Ein GDDR6W-Baustein verhält sich folglich wie zwei GDDR6-Bausteine und wird mit 64 statt 32 Datenbahnen (Bit) angebunden.

Der überarbeitete Standard spart auf einer Platine Platz ein, was Designs vereinfachen kann, ermöglicht per se aber keine höheren Kapazitäten oder Übertragungsraten als GDDR6. Letztere bietet Samsung mit 2 GByte (16 Gbit) an, sodass GDDR6W mit einer Kapazität von 4 GByte erscheinen dürfte.

Für Notebooks und Grafikkarten

Nützlich ist die höhere Speicherdichte vor allem in Mobilgeräten, wo jeder Quadratzentimeter Platz auf den Mainboards zählt. Samsung bewirbt GDDR6W-Speicher explizit auch für Notebooks. Mit bisherigen GDDR6-Designs ist das DRAM aber nicht kompatibel, da die Bausteine eine Neuordnung der Datenbahnen erfordern und laut Render-Bild tiefer sind als bisher (in der x-Achse). Die Anzahl der zu verlötenden Bump-Reihen verdoppelt sich von 10 auf 20.

Im Falle von Grafikkarten und KI-Beschleunigern soll GDDR6W eine Brücke zu High-Bandwidth Memory (HBM) schlagen, bei dem ein Baustein acht und mehr Speicherlagen hat. Eine Anbindung über 1024 Datenbahnen bei niedriger Taktfrequenz kommt der Effizienz zugute.

Ein Fragezeichen steht noch hinter der Wärmeentwicklung. Hochgetaktete GDDR6- und GDDR6X-Bausteine können heiß werden. Eine Stapelung zweier Speicherlagen sollte daher eine gute Kühlung voraussetzen, damit die untere nicht verglüht.

Die ersten GDDR6W-Produkte legt Samsung mit 22 Gbit pro Sekunde und Pin auf. An einem 384 Bit breiten Speicher-Interface, wie es bei High-End-GPUs üblich ist, ergibt das eine Übertragungsrate von 1,05 TByte/s, bei 512 Bit 1,4 TByte/s. Zum Vergleich: Nvidias GeForce RTX 4090 schafft mit 21-Gbps-GDDR6X an 384 Bit etwas mehr als 1 TByte/s.

(mma)