Hot Chips: FPGAs als Co-Prozessoren
Hybrid-Core-Computer werden neuartige Architekturen aus einem x86-Prozessor und einem FPGA-basierten Beschleuniger-Chip genannt. Das texanische Startup Convey Computer hat nun auf der Hot Chip Conference seinen Hybrid-Rechner HC-1 vorgestellt.
- Erich Bonnert
- Benjamin Benz
Das texanische Startup Convey Computer hat auf der Hot Chip Conference seinen Hybrid-Rechner HC-1 vorgestellt. Dabei handelt es sich um einen Supercomputer für rechenintensive Aufgaben, der aus einem herkömmlichen Xeon-Server-Chip und einem ganzen Satz von FPGAs (Field Programmable Gate Arrays) als Co-Prozessor(en) besteht. Die HC-1-Platine mit den FPGAs und Speicher sitzt huckepack auf einem Standard-Xeon-Board mit zwei CPU-Fassungen. Die Kopplung erfolgt per Frontsidebus (FSB) über die zweite Fassung des Mainboards. Das Sandwich passt in ein 2HU-Gehäuse.
Die Rechenleistung liefern vier Virtex-5-FPGAs (V5LX330) von Xilinx. Acht weitere FPGAs (V5LX155) arbeiten jeweils als Speicher-Controller für je zwei DDR2-Kanälen. Zusammen übertragen sie bis zu 80 GByte/s. Der dreizehnte FPGA im Bunde (V5LX110) verbindet als Crossbar-Switch alle anderen untereinander. CPU und Beschleuniger kommunizieren per Shared-Memory. Künftig will Convey auch eine Hybridkonstruktion mit Quickpath-Verbindung anbieten.
Die FPGAs werden mit applikationsspezifischen Befehlssätzen geladen und für Spezialaufgaben fit gemacht. Convey hat bereits mehrere "Persönlichkeiten" fertig programmiert, etwa für finanzmathematische Simulationen, seismische Berechnungen oder biowissenschaftliche Sequenzierungsalgorithmen. Programmiert wird in C, C++ oder Fortran. Zum Debuggen gibt es Standardwerkzeuge wie den Debugger gdb. Convey wirbt mit einer 16-fachen Beschleunigung von Gleitkomma-Berechnungen im Vergleich zu Xeon-Chips ohne Co-Prozessor.
Das Startup Nallatech präsentierte ebenfalls einen FPGA-basierten Beschleuniger, der allerdings direkt in die Fassung von Intel-Xeons passt. Genauer gesagt handelt es sich dabei um einen ganzen Platinenstapel. Auf der untersten Platine kümmert sich ein Virtex-5-FPGA um die Anbindng per FSB. Darüber sitzen zwei Lagen mit jeweils zwei frei programmierbaren FPGAs und je zwei lokalen Speicherbänken (8 MByte SRAM). Der oberste FPGA ist alleine auf seiner Platine und kümmert sich um die Anbindung externer Komponenten.
Die Verbindung zur CPU wird laut Nallatech durch Intels Quick-Assist-API erleichtert. Es sorgt dafür, dass in Gleitpunktarithmetik in Standard-C oder -C++-Programmen von der CPU nahtlos an den Beschleuniger durchgereicht und wieder zurück transferiert wird.
Der theoretische Gleitkomma-Durchsatz liegt bei 500 Gigaflops mit einfacher und 200 Gigaflops mit doppelter Genauigkeit. Bei einer Leistungsaufnahme von 24 Watt pro FPGA läge der Höchstverbrauch des Systems bei 130 Watt. Bis zu drei solche Module sollen sich in einen Standard-4-Wege-Server einsetzen lassen.
Hot Chips: FPGAs als Co-Prozessoren (7 Bilder)
(Erich Bonnert) / (bbe)
