Intel: Kein Ende für Silizium
An der Schwelle zur Nanoelektronik sieht Intels Technologie-Vorstand das Unternehmen gut aufgestellt.
Intel betrachtet seine CMOS-Technologie auch als eine Plattform für die heraufziehende Nanotechnologie mit charakteristischen Bauelementstrukturen von unter 100 Nanometern. "Das Mooresche Gesetz wird in der Zukunft noch genau dieselbe Bedeutung haben wie in der Vergangenheit", erklärte Sunlin Chou, Technologie-Vorstand der kalifornischen Chipschmiede, auf dem Intel Developer Forums (IDF) in Berlin. "Die Siliziumtechnologie wird länger Bestand haben, als die meisten unter uns erwarten".
Das von Intel geführte EUV-Lithografiekonsortium (EUV LLC) hat jedenfalls eine der ersten Barrieren auf dem Weg zu immer kleineren Chipstrukturen gemeistert: die Übertragung der Schaltkreise auf den Wafer durch Maskenprojektion mit extremer ultravioletter Strahlung (EUV) von 13 nm Wellenlänge. Nachdem der Machbarkeitsnachweis erbracht ist, rechnet Chou nun damit, dass das EUV-Belichtungs-Tool etwa im Jahr 2007 oder 2008 reif für den Produktionseinsatz sein werde. "Und ganz im Gegensatz zu dem, was die Leute vor ein paar Jahren noch glaubten, werden die EUV-Masken sogar billiger als die Belichtungsmasken der optischen Lithografie sein". Optische Belichtungsmasken kosten zwischen 100.000 und 150.000 Dollar; die Kosten einer EUV-Maske für einen 45-nm-Prozess bezifferte Chou dagegen auf unter 90.000 Dollar.
So kann die Reise in die Nanowelt fahrplanmäßig weitergehen: Den nächsten Schritt zur Einführung des 65-nm-Prozesses in die Produktion erwartet Intels Technologievorstand im übernächsten Jahr, und die 45-, 32- und 22-nm-Prozesslinien werden nach seinen Angaben in den Jahren 2007, 2009 bzw. 2011 die ersten Bausteine produzieren.
Chou betonte in seiner IDF-Keynote jedoch, dass das dem Mooreschen Gesetz folgende Schaltkreisschrumpfen in immer kleinere Dimensionen keine simple Fortschreibung der bekannten Architekturen sei. Neue physikalische Bauelementkonzepte wie Kohlenstoff-Nanoröhrchen-Transistoren oder molekularelektronische Funktionsprinzipien "werden wir aufgreifen und in unsere Technologieplattform integrieren". Die Nanoelektronik werde die Silizium-CMOS-Technologie nicht ersetzen, sondern sich auf sie stützen; mit der vorhandenen Plattform sei sein Unternehmen bestens aufgestellt, sowohl in der Forschung und Entwicklung als dann auch in der Produktion nanoelektronischer Bauelemente, in der Intel weiterhin eine Führungsrolle einzunehmen gedenkt.
Zugeknöpft gab sich Chou in Bezug auf die Produktpolitik zu den neuartigen nichtflüchtigen Speichern, die kurzfristig als überlegene Alternative zur Flash-Technologie in Frage kommen und langfristig auch den DRAMs Konkurrenz machen könnten. Während Motorola und IBM/Infineon bereits die ersten Muster magnetoresistiver RAMs (MRAMs) für 2004 angekündigt haben, wollte sich Chou nicht zum geplanten Zeitpunkt der Produkteinführung der von Intel favorisierten OUM-Technologie (Ovonic Unified Memory) äußern. "Das gehört bei uns noch in den Bereich Forschung", erklärte er gegenüber heise online. (Richard Sietmann) / (gr)
