IBM, Infineon und Chartered entwickeln 65-Nanometer-Technik
Ergebnis der Zusammenarbeit soll eine Foundry-Technik sein, die sich von 90 nm bis hin zu künftigen 45-nm-Fertigungsprozessen für die Chipindustrie einsetzen lässt.
IBM, der deutsche Chiphersteller Infineon und der Auftragshersteller (Foundry) Chartered Semiconductor arbeiten zusammen an der Technik für 65-Nanometer-Chipfertigungsprozesse. Ergebnis der Zusammenarbeit soll eine Foundry-Technik sein, die sich von 90 nm bis hin zu künftigen 45-nm-Prozessen einsetzen lässt. Standort für das gemeinsame Projekt ist das IBM-Labor in Fishkill, New York, wo IBM und Chartered nach eigenen Angaben bereits erste 65-nm-Wafer als Prototypen hergestellt haben.
Welche finanziellen Vereinbarungen mit der Zusammenarbeit der drei Firmen verbunden sind, gaben die Partner nicht bekannt; optional kann der Vertrag aber auch gleich auf die Entwicklung von 45-Nanometer-Technik ausgedehnt werden. Nach der Vereinbarung hat jedes der beteiligten Unternehmen Zugriff auf die Entwicklungen, um sie in die eigene Herstellungsumgebung integrieren. Die Partner sichern zu, dass auch Dritthersteller Zugang zu den entwickelten Techniken bekommen sollen -- was nicht weiter verwundert, kostet die Entwicklung solcher Fertigungsprozesse doch Milliarden und steht in Konkurrenz mit den Vorhaben anderer Halbleiter-Firmen, die ebenfalls an Techniken für Strukturbreiten von 65 nm und weniger arbeiten. IBM hat zudem bereits eine Vereinbarung über 65-nm-Prozesse mit dem Chiphersteller AMD getroffen.
Zur Entwicklung von 65-Nanometer-Fertigungsprozessen in der Chipindustrie und den damit einhergehenden Problemen in der Lithografie siehe auch: (jk)
- Auf zu 65 Nanometer -- und noch kleineren Chip-Strukturen
- Lithographie am Limit, Mit EUV-Lithographie zum ultimativen Chip, c't 13/2003, S. 198
