CPU heiratet FPGA

Das Startup-Unternehmen Stretch hat einen Prozessor entwickelt, der einem 32-Bit-RISC-Kern ein Field Programmable Gate Array (FPGA) zur Seite stellt. Für diese so genannte ISEF-Engine generiert der hauseigene C/C++-Compiler spezielle, auf die Aufgabenstellung abgestimmte Befehle und die zugehörigen Strukturen. Da die Logik in einem FPGA erst zur Laufzeit festgelegt wird, arbeitet sie bei bestimmten, hoch parallelisierbaren Anwendungen wesentlich schneller als herkömmliche DSP- oder General-Purpose-Prozessoren.

Der Hersteller erklärt dann auch, im EEMBC Telecom Benchmark die derzeit schnellsten DSPs schlagen zu können. Bei anderen Tests, bei denen sich die Aufgabe nicht so gut im FPGA-Teil parallelisieren lässt, dürften die Werte aber deutlich schlechter ausfallen.

Für Standardaufgaben wie die Ansteuerung von I/O-Ports oder Ethernet-Peripherie setzt der Hersteller den von Tensilica lizenzierten Xtensa-IP-Core ein. Dieser arbeitet bei 300 MHz und verwaltet neben dem Speicher (32-Bit oder 64-bit DDR-SDRAM) auch bis zu vier Gigabit-Ethernet-Schnittstellen.

Eine erste Version des Chips soll im Juli auf den Markt kommen. Die Entwicklungsumgebung kostet inklusive BIOS und MontaVista Linux 900 US-Dollar.

(bbe)