zurück zum Artikel

Mit einem bisher nicht erwarteten Dual-Core-Prozessor sollen sich auch aktuelle Dual-Xeon-Mainboards zu Vier-Wege-Systemen ausbauen lassen.

Offenbar als Reaktion auf den Erfolg der Doppelkern-Serverprozessoren von AMD kündigt Intel [1] nun überraschend ein neues Dual-Core-Modell aus der Xeon-Familie [2] an, das innerhalb der nächsten vier Monate erscheinen soll. Dieser "Paxville-DP"-Prozessor soll auch mit dem bereits vor einem Jahr [3] vorgestellten Chipsatz E7520 [4] (Lindenhurst) für Dual-Prozessor- (DP-)Systeme zusammen arbeiten.

Ursprünglich hatte Intel angekündigt, die 90-Nanometer-Paxville-Doppelkerne nur für die teuren Multiprozessor- (MP-)Xeons zu verwenden, für die auch der neue Chipsatz [5] E8500 [6] (Twin Castle) mit zwei separaten Frontsidebus [7]sen ausgelegt ist (Truland [8]-Plattform). Für die DP-Xeons sollte erst Anfang 2006 der 65-Nanometer-Dempsey [9]-Doppelkern erscheinen, der nur mit den neuen Chipsätzen Blackford (Server, Bensley-Plattform) und Greencreek (Workstation, Glidewell-Plattform) kooperieren wird; auch dabei sind jeweils zwei Frontsidebusse vorgesehen, die möglicherweise auch noch schneller sein werden als der aktuelle FSB800 (6,4 GByte/s). Statt DDR [10]- oder DDR2 [11]-RDIMMs sollen dann Fully-Buffered-DIMM [12]s zum Einsatz kommen, möglicherweise statt zwei auch vier Kanäle.

Erwartungsgemäß kündigt Intel aber nun auch an, mit der Auslieferung "tausender" Pilot- und Demonstrations-Systeme im Rahmen eines Evaluierungsprogramms begonnen zu haben. Wichtige Testkunden und Software-Entwickler erhalten dabei Zugriff auf Doppelkern-Rechner mit Pentium-D-, Xeon-DP-, Xeon-MP- und Itanium-Prozessoren. Bis Ende 2006 sollen 85 Prozent aller von Intel ausgelieferten Serverprozessoren mehrere Kerne haben -- bis dahin wird aber nach den bisherigen Plänen auch der Umstieg auf die neue, wesentlich effizientere [13] CPU [14]-Architektur begonnen haben, über die Intel nächste Woche mehr verraten will [15].

Details zur Taktfrequenz, L2-Cache-Kapazität und zum Preis des versprochenen Paxville-DP-Prozessors verrät Intel noch nicht; ein Vier-Kern-System mit zwei dieser Dual-Core-Prozessoren soll allerdings rund 50 Prozent schneller arbeiten als zwei DP-Xeons mit jeweils 3,6 GHz und 2 MByte L2-Cache (Irwindale-Kern [16]). Außerdem sollen die Paxville-Prozessoren (wie der Pentium D 840 Extreme Edition) Hyper-Threading unterstützten -- das Vier-Kern-System aus zwei Prozessoren bietet also acht logische Prozessoren. Alle diese Rechenwerke können aber lediglich durch den Flaschenhals eines einzigen FSB800-Kanals auf den Hauptspeicher zugreifen -- hier zeigen sich im direkten Vergleich also die Vorteile der Direct-Connect-Architektur von AMD, bei der jeder Opteron-Prozessor einen eigenen Speicher-Controller enthält.

Die kommenden Bensley- und Glidewell-Plattformen dürften über mehr und schnellere FB-DIMM-Kanäle deutlich mehr Speicher-Datentransferrate liefern. Laut Intels Roadmaps sind sie auch bereits für die Server- und Workstation-Prozessoren der übernächsten Generation (Woodcrest) ausgelegt. Anscheinend plant Intel auch noch ein Multichip-Modul mit Woodcrest-Kernen.

2007 werden Prozessortypen erwartet, die eigene Speicher-Controller (für FB-DIMMs) enthalten; diese Whitefield-Typen sind möglicherweise pinkompatibel zu den dann aktuellen Itanium-Prozessoren (Tukwila) und damit eher für die MP-Systeme interessant. Zwischen Paxville und Whitefield ist im Jahr 2006 noch der Tulsa eingeplant, der wie der FSB800-Paxville mit dem Doppel-FSB-Chipsatz E8501 kooperieren soll.

Auch bei den Xeons will Intel übrigens demnächst Modellnummern einführen, die die bisherigen, immer länger werdenden Typenbezeichnungen (Taktfrequenz, Cache-Kapazität, Hyper-Threading und Zusatzfunktionen wie EM64T, EIST, xD-Bit, Vanderpool-Technik) ablösen sollen. (ciw [17])

URL dieses Artikels:
https://www.heise.de/-123105

Links in diesem Artikel:
[1] http://www.intel.de/
[2] http://developer.intel.com/products/processor/xeon/index.htm
[3] https://www.heise.de/news/Intels-neue-Generation-von-Server-Chipsaetzen-101291.html
[4] http://developer.intel.com/products/chipsets/e7520_e7320/index.htm
[5] http://www.heise.de/glossar/entry/Chipsatz-399501.html
[6] http://developer.intel.com/products/chipsets/e8500/index.htm
[7] http://www.heise.de/glossar/entry/Frontsidebus-395514.html
[8] https://www.heise.de/news/Intels-Truland-Plattform-fuer-Multiprozessor-Xeons-startet-148575.html
[9] https://www.heise.de/news/Computex-uebernaechste-Prozessorgeneration-bei-Tyan-107336.html
[10] http://www.heise.de/glossar/entry/Double-Data-Rate-395516.html
[11] http://www.heise.de/glossar/entry/DDR2-Speicher-395664.html
[12] http://www.heise.de/glossar/entry/Dual-Inline-Memory-Module-395512.html
[13] http://www.heise.de/ct/05/14/019/default.shtml
[14] http://www.heise.de/glossar/entry/Central-Processing-Unit-395602.html
[15] https://www.heise.de/news/IDF-Intel-will-die-Zukunft-beschleunigen-122542.html
[16] https://www.heise.de/news/Server-Prozessor-Xeon-jetzt-mit-2-MByte-L2-Cache-134826.html
[17] mailto:ciw@ct.de

Copyright © 2005 Heise Medien