SSDs: Microns 3D-NAND v6 stapelt 232 Speicherlagen

232 Lagen Flash-Speicher fasst die neue Version 6 des NAND-Flashes von Micron, 56 Lagen mehr als Version 5. Die Produktion hat das Unternehmen gestartet, erste SSDs mit dem neuen Speicher sollen in Kürze auf den Markt kommen – die Massenproduktion soll jedoch erst später in diesem Jahr anlaufen.

Wie üblich ist der 3D-Speicher aus zwei Teilen aufgebaut, jeder Teil enthält in dieser Version 116 Lagen Flash-Speicher; darunter befindet sich die CMOS-Ansteuerung (CMOS under Array, CuA). Micron steigert die Geschwindigkeit des Interfaces nach dem Standard Open NAND Flash Interface (ONFI) 5.0 auf 2,4 GByte/s, passend etwa zu den bereits vorgestellten PCIe-5.0-Controllern E26 von Phison.

Geschwindigkeitsschub

Die reale Geschwindigkeit eines Dies soll beim Schreiben doppelt so hoch sein wie beim Vorgänger, beim Lesen verspricht Micron eine Beschleunigung um 77 Prozent. Die Leistungsaufnahme der Schnittstelle sinkt durch die Verringerung der Spannung um mehr als 30 Prozent.

Erstmals kommt laut Micron ein Design mit sechs Planes pro Die zum Einsatz, üblich sind bei NAND-Flash bislang maximal vier. In solche Planes fassen die Hersteller eine Reihe von NAND-Blöcken zusammen. Da Planes separat ansprechbar sind, gibt es weniger Kollisionen beim gleichzeitigen Lesen und Schreiben; die IO-Leistung im Mischbetrieb soll damit steigen.

Micron sieht sich durch die hohe Layer-Anzahl und die daraus resultierende hohe Speicherdichte als Vorreiter im NAND-Flash-Markt. Aktuell will Micron 3 Bit fassendes TLC-Flash mit einer Kapazität von 1 Terabit bauen, was bei 16 Dies in einem Baustein eine Speicherkapazität von 2 TByte ergibt. Die resultierenden Chips belegen 11,5 mm × 13,5 mm und sind damit nach Unternehmensangaben 28 Prozent kleiner als die Vorgängerversion. Eine Version mit QLC-Flash, also 4 Bit pro Zelle, wollte Micron-Manager Alvaro Toledo im Gespräch mit heise online nicht ausschließen, zum aktuellen Zeitpunkt aber starte das Unternehmen mit TLC-Flash. (ll)