Mit MRAM-Zellen zum Chamäleon-Prozessor

Der Magnetische Random Access Memory (MRAM) gilt als ein heißer Kandidat im Rennen um die Ablösung des DRAM durch einen nichtflüchtigen Speicherbaustein im PC-Arbeitsspeicher. Ankündigungen von Motorola sowie einer Allianz von IBM und Infineon zufolge ist die Serienfertigung der ersten MRAM-Chips im Jahr 2005 zu erwarten. Jetzt hat ein Team von Festkörperphysikern am Berliner Paul-Drude-Institut (PDI) gezeigt, dass man mit den MRAM-Zellen auch rechnen kann: Dasselbe Funktionselement, das im MRAM als Bitspeicher dient, lässt sich auf einfache Weise zum AND-, NAND-, OR- und NOR-Gatter programmieren und als Grundbaustein von Prozessoren und Mikrocontrollern verwenden.

Wie die vier Wissenschaftler Klaus Ploog, Carsten Pampuch, Reinhold Koch und Andreas Ney in der jüngsten Ausgabe von Nature berichten (Nature Vol 425, Iss. 6956, p. 485), sind dazu lediglich zusätzliche Metallisierungslagen für zwei weitere Input-Leitungen erforderlich, mit denen sich die Orientierung der beiden Magnetschichten in der MRAM-Zelle unabhängig ansteuern lässt. Den vier möglichen Magnetisierungszuständen der Zelle (zwei parallel, zwei antiparallel) entspricht dabei genau eine der logischen Funktionen AND, NAND, OR und NOR.

Jeder Zyklus beginnt zunächst mit einem Setzschritt, der die logische Funktion festlegt. Der nachfolgende Rechenschritt besteht darin, dass je nachdem, welche Bitzustände die beiden Ströme auf zwei Input-Leitungen darstellen, ihr resultierendes Magnetfeld die Ausrichtung der einen Magnetschicht entweder umklappen kann oder nicht. Die Änderung der Magnetisierungsrichtung hat eine Änderung des Zellenwiderstands zur Folge, so dass im dritten Schritt das Ergebnis nicht-destruktiv über eine Widerstandsmessung ausgelesen werden kann.

Da sich die Schaltfrequenz der Magnetschichten in Bereichen bis zu einigen Gigahertz bewegt, ist nicht nur das Rechnen, sondern auch die Umprogrammierung der Logik innerhalb von Nanosekunden möglich. Damit bietet sich die MRAM-Technologie als Plattform für das rekonfigurierbare Computing an, bei dem die Gatter nicht mehr fest in der Hardware verdrahtet sind, sondern sich anwendungsspezifisch zur Laufzeit "soft" konfigurieren lassen - "und das", wie Carsten Pampuch gegenüber heise online erklärt, "mit Prozessorgeschwindigkeit". (Richard Sietmann) / (wst)